《數(shù)字電子技術(shù)》PPT課件

《《數(shù)字電子技術(shù)》PPT課件》由會(huì)員分享，可在線(xiàn)閱讀，更多相關(guān)《《數(shù)字電子技術(shù)》PPT課件（54頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、書(shū)名：數(shù)字電子技術(shù) ISBN： 978-7-111-32235-1 作者：胡祥青 何暉 出版社：機(jī)械工業(yè)出版社 本書(shū)配有電子課件,數(shù)字電子技術(shù) ppt 課件,第3章組合邏輯電路,編者：胡祥青,數(shù)字電子技術(shù) ppt 課件,本章要點(diǎn),目的與要求： 掌握組合邏輯電路的定義、特點(diǎn)和研究重點(diǎn)、功能描述；掌握組合電路的分析方法和設(shè)計(jì)方法。 重點(diǎn)與難點(diǎn)： 組合電路的分析方法和設(shè)計(jì)方法。,數(shù)字電子技術(shù) ppt 課件,3.1 概述,組合邏輯電路是指在任何時(shí)刻的輸出狀態(tài)只取決于這一時(shí)刻的輸入狀態(tài)，而與電路的原來(lái)狀態(tài)無(wú)關(guān)的電路。 組合邏輯電路可以有一個(gè)或多個(gè)輸入端，也可以有一個(gè)或多個(gè)輸出端，其示意框圖如圖3-1所示

2、。在組合電路中，數(shù)字信號(hào)是單向傳遞的，即只有從輸入到輸出的傳遞，沒(méi)有從輸出到輸入的反傳遞，所以各輸出只與各輸入的即時(shí)狀態(tài)有關(guān)，沒(méi)有存儲(chǔ)記憶功能。生活中電子密碼鎖，銀行取款機(jī)等都是組合電路的實(shí)例。,數(shù)字電子技術(shù) ppt 課件,,圖3-1 組合邏輯電路的框圖,數(shù)字電子技術(shù) ppt 課件,3.2 組合邏輯電路的分析與設(shè)計(jì)方法,3.2.1組合邏輯電路的分析方法 1.基本分析方法 所謂邏輯分析就是給定邏輯電路，確定邏輯功能。 組合邏輯電路的分析步驟是： （1）給定邏輯電路輸出邏輯函數(shù)式 一般從輸入端向輸出端逐級(jí)寫(xiě)出各個(gè)門(mén)輸出對(duì)其輸入的邏輯表達(dá)式，從而寫(xiě)出整個(gè)邏輯電路的輸出對(duì)輸入變量的邏輯函數(shù)式。必要時(shí)，

3、可進(jìn)行化簡(jiǎn)，求出最簡(jiǎn)輸出邏輯函數(shù)式。,數(shù)字電子技術(shù) ppt 課件,,（2）列真值表 根據(jù)最簡(jiǎn)輸出邏輯函數(shù)式，列出函數(shù)真值表（3）分析邏輯功能 通常通過(guò)分析真值表的特點(diǎn)來(lái)說(shuō)明電路的邏輯功能。 上述組合邏輯電路的分析過(guò)程如圖3-2所示。,圖3-2 組合邏輯電路的分析過(guò)程,數(shù)字電子技術(shù) ppt 課件,2.舉例,例3-1分析圖3-3所示邏輯電路的功能。,圖3-3 例3-1邏輯圖,數(shù)字電子技術(shù) ppt 課件,,解：（1）寫(xiě)出輸出邏輯函數(shù)表達(dá)式（逐級(jí)寫(xiě)，并且適當(dāng)運(yùn)用公式，變成便于寫(xiě)真值表的與或表達(dá)式）：,數(shù)字電子技術(shù) ppt 課件,,（2）列真值表將 、 、 各種取值組合代入式中，可列出真值表，見(jiàn)表3-

4、1。 （3）邏輯功能分析 分析以上真值表，可以發(fā)現(xiàn)，當(dāng)三個(gè)輸入邏輯變量、、取值一致時(shí)，電路輸出1，否則，電路輸出0。這是一個(gè)對(duì)輸入信號(hào)取值進(jìn)行判斷的電路，稱(chēng)為“一致判斷電路”。,數(shù)字電子技術(shù) ppt 課件,表3-1 例3-1真值表,例3-2 分析圖3-4所示組合邏輯電路的功能。,圖3-4 例3-2邏輯圖,,解：（1）寫(xiě)出該組合邏輯電路的輸出邏輯表達(dá)式,,（2）列出真值表，見(jiàn)表3-2。 （3）邏輯功能分析 分析真值表可知：當(dāng)四個(gè)輸入信號(hào)中1的個(gè)數(shù)為奇數(shù)時(shí)，輸出為0；當(dāng)四個(gè)輸入信號(hào)中1的個(gè)數(shù)為偶數(shù)時(shí)，輸出為1。所以這是一個(gè)四位輸入信號(hào)的奇偶校驗(yàn)電路。,表3-2 例3-2真值表,3.2.2 組合

5、邏輯電路的一般設(shè)計(jì)方法,1.基本設(shè)計(jì)方法 所謂設(shè)計(jì)就是按設(shè)計(jì)要求畫(huà)出邏輯圖。設(shè)計(jì)過(guò)程大致如下： （1）邏輯抽象 根據(jù)要實(shí)現(xiàn)的邏輯功能，通過(guò)對(duì)已知條件的分析，確定輸入、輸出變量；定義邏輯狀態(tài)的含義，以二值邏輯的0、1兩種狀態(tài)分別表示輸入河輸出變量的兩種不同的邏輯狀態(tài)；根據(jù)給定邏輯問(wèn)題的因果關(guān)系，列出真值表。,,（ 2）寫(xiě)出邏輯表達(dá)式 根據(jù)真值表，求出輸出函數(shù)的邏輯表達(dá)式，并進(jìn)行變換和化簡(jiǎn)，得到需要的最簡(jiǎn)表達(dá)式。 （3）畫(huà)出邏輯電路圖 根據(jù)表達(dá)式，畫(huà)出邏輯圖，用要求的門(mén)電路實(shí)現(xiàn)電路功能。 整個(gè)設(shè)計(jì)過(guò)程如圖3-5中的框圖所示。,圖3-5 組合邏輯電路的設(shè)計(jì)過(guò)程,1.設(shè)計(jì)舉例,（1）單輸出組合邏輯電

6、路的設(shè)計(jì) 例3-3利用與非門(mén)設(shè)計(jì)一個(gè) 、 、 三人表決電路。當(dāng)表決某個(gè)提案時(shí)，多數(shù)人同意，提案通過(guò)，同時(shí)A具有否決權(quán)。 解：1）邏輯抽象。設(shè) 、 、 三個(gè)人，表決同意時(shí)用1表示，不同意時(shí)用0表示； 為表決結(jié)果，提案通過(guò)用1表示，通不過(guò)用0表示，同時(shí)還應(yīng)考慮 具有否決權(quán)。由此因果關(guān)系，列出真值表，見(jiàn)表3-3。,表3-3 例3-3真值表,,2）寫(xiě)出邏輯表達(dá)式。先根據(jù)真值表寫(xiě)出邏輯表達(dá)式的與或式，因該題要求利用與非門(mén)實(shí)現(xiàn)，再將表達(dá)式化為與非表達(dá)式： 3）畫(huà)出邏輯圖，如圖3-6所示。,圖3-6 例3-3邏輯圖,,例3-4 用與非門(mén)設(shè)計(jì)一個(gè)交通報(bào)警控制電路。交通信號(hào)燈有紅、綠、黃3種，3種燈分

7、別單獨(dú)工作或黃、綠燈同時(shí)工作時(shí)屬正常情況，其它情況均屬故障，出現(xiàn)故障時(shí)輸出報(bào)警信號(hào)。 解：設(shè)紅、綠、黃燈分別用 、 、 表示，燈亮?xí)r其值為1，燈滅時(shí)其值為0；輸出報(bào)警信號(hào)用表示，燈正常工作時(shí)其值為0，燈出現(xiàn)故障時(shí)其值為1；根據(jù)邏輯要求列出真值表，見(jiàn)表3-4。,表3-4 例3-4真值表,,根據(jù)真值表寫(xiě)出邏輯函數(shù)表達(dá)式： 化簡(jiǎn)為 用與非門(mén)實(shí)現(xiàn)，再化為與非表達(dá)式,由此得邏輯圖，如圖3-7所示。,(2）多輸出組合邏輯電路的設(shè)計(jì),例3-5 旅客列車(chē)按發(fā)車(chē)的優(yōu)先級(jí)別依次分為特快、直快和普客3種，若有多列列車(chē)同時(shí)發(fā)出發(fā)車(chē)的請(qǐng)求，則只允許其中優(yōu)先級(jí)別最高的列車(chē)發(fā)車(chē)。試設(shè)計(jì)一個(gè)優(yōu)先發(fā)車(chē)的排隊(duì)邏輯電路。 解：

8、設(shè)輸入變量為 、 、 ，分別代表特快、直快和普客3種列車(chē)，有發(fā)車(chē)請(qǐng)求時(shí)其值為1，無(wú)發(fā)車(chē)請(qǐng)求時(shí)其值為0。輸出發(fā)車(chē)信號(hào)分別用 、 、表示，為1表示允許特快列車(chē)發(fā)車(chē)，為1表示允許直快列車(chē)發(fā)車(chē)，為1表示允許普客列車(chē)發(fā)車(chē)。根據(jù)3種列車(chē)發(fā)車(chē)的優(yōu)先級(jí)別，可列出該優(yōu)先發(fā)車(chē)的排隊(duì)邏輯電路的真值表，見(jiàn)表3-5。,表3-5 例3-5真值表,,分別寫(xiě)出輸出函數(shù) 、 、 的邏輯表達(dá)式 將邏輯表達(dá)式化簡(jiǎn)為,用非門(mén)和與非門(mén)實(shí)現(xiàn)該邏輯功能的電路如圖3-8所示。,圖3-8 例3-5邏輯圖,3.3 常用組合邏輯電路實(shí)例,有一些完成編碼、譯碼、求和、數(shù)據(jù)選擇等功能的組合邏輯電路在各類(lèi)數(shù)字系統(tǒng)中經(jīng)常大量地被采用。為了使用方便，目

9、前已經(jīng)將這些電路標(biāo)準(zhǔn)化，并制作成中規(guī)模的單片集成電路產(chǎn)品，常用的有編碼器、譯碼器、數(shù)據(jù)選擇器、加法器、比較器等。這些集成電路具有通用性強(qiáng)、兼容性好、工作穩(wěn)定可靠等優(yōu)點(diǎn)，被廣泛采用。本節(jié)介紹它們的工作原理、功能及其使用方法。,3.3.1 編碼器,數(shù)字電路中，需要將具有某種特定含義的信號(hào)變成代碼，利用代碼表示具有特定含義對(duì)象的過(guò)程，稱(chēng)為編碼。能夠完成編碼功能的器件，稱(chēng)為編碼器。 1.二進(jìn)制編碼器 二進(jìn)制編碼器是用n位二進(jìn)制代碼對(duì) 個(gè)信號(hào)進(jìn)行編碼的電路。以3位二進(jìn)制編碼器為例。輸入為 為8個(gè)需要編碼的信號(hào)，高電平請(qǐng)求編碼有效，即當(dāng)某一個(gè)輸入端為高電平時(shí)，就輸出與該輸入端相對(duì)應(yīng)的代碼； 、 、 為三

10、位二進(jìn)制代碼，輸出與該輸入端相對(duì)應(yīng)的原碼，其真值表見(jiàn)表3-6。由于該編碼器有8個(gè)輸入端，3個(gè)輸出端，故稱(chēng)8線(xiàn)-3線(xiàn)編碼器。,表3-6 3位二進(jìn)制編碼器真值表,,本例中編碼器輸入信號(hào)是高電平即“1”有效，也有低電平即“0”有效的編碼器。輸出為原碼，也有輸出反碼的。從真值表可看出，該編碼器對(duì)輸入要求比較苛刻，任何時(shí)刻只允許一個(gè)輸入信號(hào)有效，不允許有兩個(gè)或兩個(gè)以上的輸入信號(hào)同時(shí)請(qǐng)求編碼，否則輸出編碼會(huì)發(fā)生混亂。這就是說(shuō) ， 這8個(gè)編碼信號(hào)是相互排斥的。,8線(xiàn)-3線(xiàn)編碼器的邏輯示意圖如圖3-9所示。,2二十進(jìn)制編碼器,人們習(xí)慣用十進(jìn)制，而數(shù)字電路只識(shí)別二進(jìn)制，則需要相互轉(zhuǎn)換。二十進(jìn)制編碼器的功能

11、是將十進(jìn)制數(shù)碼轉(zhuǎn)換為8421BCD碼。輸入為10個(gè)互斥的數(shù)碼， 高電平有效；輸出為原碼，4位二進(jìn)制代碼。真值表見(jiàn)表3-7。,3優(yōu)先編碼器,普通的編碼器在某一時(shí)刻只允許有一個(gè)有效的輸入信號(hào)，若有兩個(gè)或兩個(gè)以上的輸入信號(hào)請(qǐng)求編碼，輸出端會(huì)發(fā)生混亂。為解決這一問(wèn)題，設(shè)計(jì)出優(yōu)先編碼器。優(yōu)先編碼器允許多個(gè)有效輸入信號(hào)同時(shí)存在，并根據(jù)事先設(shè)定的優(yōu)先級(jí)別不同，編碼器只接受輸入信號(hào)中優(yōu)先級(jí)別最高的編碼請(qǐng)求，而不響應(yīng)其它的輸入信號(hào)。下面以集成3位二進(jìn)制優(yōu)先編碼器74LS148為例，說(shuō)明優(yōu)先編碼器的工作原理及使用方法。,,74LS148是8線(xiàn)-3線(xiàn)的編碼器，編碼信號(hào)輸入端為 ，輸入低電平0有效；輸出為反碼。優(yōu)先

12、級(jí)別 為最高， 次之，其余依次類(lèi)推， 的級(jí)別最低。當(dāng) 時(shí)，其余輸入信號(hào)不論是0還是1都不起作用，電路只對(duì)進(jìn)行編碼，輸出 ，為原碼111的反碼，其余類(lèi)推。真值表見(jiàn)表3-8。,表3-8 集成3位二進(jìn)制優(yōu)先編碼器74LS148的真值表,,電路增加了部分使能端：使能輸入端 (低電平有效)、使能輸出端 (高電平有效)，使能端 、 配合可以實(shí)現(xiàn)多級(jí)編碼器之間的優(yōu)先級(jí)別的控制。 為擴(kuò)展輸出端，是控制標(biāo)志。 表示輸出編碼有效； 表示輸出編碼無(wú)效。,引腳圖如圖所示,將兩片7

13、4LS148擴(kuò)展成16線(xiàn)-4線(xiàn)優(yōu)先編碼器，連接方法如圖3-11所示。,3.3.2 譯碼器,把具有特定意義信息的二進(jìn)制代碼翻譯出來(lái)的過(guò)程稱(chēng)為譯碼，實(shí)現(xiàn)譯碼操作的電路稱(chēng)為譯碼器。譯碼是編碼的逆過(guò)程，是一種多輸入、多輸出組合邏輯電路。常用的譯碼器電路有二進(jìn)制譯碼器、二十進(jìn)制譯碼器和顯示譯碼器等。 1二進(jìn)制譯碼器 將輸入二進(jìn)制代碼譯成相應(yīng)輸出信號(hào)的電路稱(chēng)為二進(jìn)制譯碼器。,,二進(jìn)制譯碼器的輸入端為個(gè)，輸出端為個(gè)，對(duì)應(yīng)于輸入代碼的每一種狀態(tài)，個(gè)輸出中只有所對(duì)應(yīng)的一個(gè)產(chǎn)生有效電平（設(shè)計(jì)時(shí)可確定高電平“1”有效，也可確定低電平“0”有效），其余輸出全為無(wú)效電平。這種譯碼器又稱(chēng)為n線(xiàn)- 線(xiàn)譯碼器。下面以3

14、線(xiàn)-8線(xiàn)譯碼器為例，說(shuō)明譯碼器的工作原理及擴(kuò)展使用。,3線(xiàn)-8線(xiàn)譯碼器的輸入為3位二進(jìn)制代碼，輸出是8個(gè)互斥的信號(hào)，其真值表見(jiàn)表。,由真值表可得輸出邏輯表達(dá)式為,,從輸出邏輯表達(dá)式，可看出：二進(jìn)制譯碼器的輸出提供了輸入變量的全部最小項(xiàng)的非， 。（若輸出高電平有效，則 ，提供了輸入變量的全部最小項(xiàng)），亦即將輸入二進(jìn)制代碼的各種狀態(tài)都譯出來(lái)了。因此，二進(jìn)制譯碼器又稱(chēng)全譯碼器，或變量譯碼器。 集成3線(xiàn)-8線(xiàn)譯碼器有74LS138，其引腳圖及邏輯示意圖如圖3-12所示。輸入端 、 、 為二進(jìn)制代碼，輸出端 ，低電平有效；還增加了三個(gè)使能端 （高電平有效）、 （低電平有效）和 （低電平有效）

15、。,74LS138引腳圖及邏輯示意圖,74LS138真值表,利用使能端，可將兩片74LS138擴(kuò)展成4線(xiàn) - 16線(xiàn)譯碼器。,、 、 、 為輸入四位代碼，將 與高位片的 和低位片的 、 相連，同時(shí)將低位片的 和高位片的 、 ，便組成了4線(xiàn)一16線(xiàn)譯碼器，工作情況如下： 當(dāng) 時(shí)，低位片工作，這時(shí)， 輸出由輸入二進(jìn)制代碼 決定。由于高位片的 而不能工作，輸出 都為高電平1。 當(dāng) 時(shí)，低位片的 不工作，輸出 都為高電平1。高位片的 ， 處于工作狀態(tài)，輸出 由輸入二進(jìn)制決定。,,,,,,,,,,,,,,,,,,,,,,兩片74LS1

16、38的級(jí)連,2二 - 十進(jìn)制譯碼器,二 - 十進(jìn)制譯碼器就是將4位BCD碼的十組代碼翻譯成09十個(gè)對(duì)應(yīng)輸出信號(hào)的電路。二 - 十進(jìn)制譯碼器的輸入是十進(jìn)制數(shù)的4位二進(jìn)制編碼（BCD碼），分別用 、 、 、 表示；輸出的是與10個(gè)十進(jìn)制數(shù)字相對(duì)應(yīng)的10個(gè)信號(hào)，低電平有效，用 表示。由于二 - 十進(jìn)制譯碼器有4根輸入線(xiàn)，10根輸出線(xiàn)，所以又稱(chēng)為4線(xiàn)-10線(xiàn)譯碼器，集成4線(xiàn)-10線(xiàn)譯碼器有CT74LS42。,,,,,,,,,CT74LS42，其引腳圖及邏輯功能示意圖,4線(xiàn) - 10線(xiàn)譯碼器CT74LS42真值表,,,代碼10101111沒(méi)有使用，稱(chēng)作偽碼。 當(dāng)輸入偽碼10101111時(shí)，輸出 都 為高電平1，不會(huì)出現(xiàn)低電平0。因此，譯 碼器不會(huì)產(chǎn)生錯(cuò)誤譯碼。,