DZ118VHDL電路設(shè)計(jì)

DZ118VHDL電路設(shè)計(jì),dz118vhdl,電路設(shè)計(jì) 湖北工業(yè)大學(xué)畢業(yè)設(shè)計(jì)（論文）說明書 第-1 -頁摘 要隨著大規(guī)模集成電路技術(shù)和計(jì)算機(jī)技術(shù)的不斷發(fā)展，在涉及通信、國防、航天、醫(yī)學(xué)、工業(yè)自動(dòng)化、計(jì)算機(jī)應(yīng)用、儀器儀表等領(lǐng)域的電子系統(tǒng)設(shè)計(jì)工作中 EDA 技術(shù)的含量正以驚人的速度上升；電子類的高新技術(shù)項(xiàng)目的開發(fā)也逾益依賴于 EDA 技術(shù)的應(yīng)用。即使是普通的電子產(chǎn)品的開發(fā) EDA 技術(shù)常常使一些原來的技術(shù)瓶頸得以輕松突破從而使產(chǎn)品的開發(fā)周期大為收縮、性能價(jià)格比大幅提高。不言而喻 EDA 技術(shù)將迅速成為電子設(shè)計(jì)領(lǐng)域中的極其重要的組成部分。100Hz 頻率計(jì)數(shù)器的主要功能是在一定時(shí)間內(nèi)對頻率的計(jì)算。在數(shù)字系統(tǒng)中，計(jì)數(shù)器可以統(tǒng)計(jì)輸入脈沖的個(gè)數(shù)，實(shí)現(xiàn)計(jì)時(shí)、計(jì)數(shù)、分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖和序列脈沖。而本篇論文主要介紹了頻率計(jì)數(shù)器的實(shí)現(xiàn):系統(tǒng)以MAX+PULSLL II 為開發(fā)環(huán)境，通過 VHDL 語言作為硬件描述語言實(shí)現(xiàn)對電路結(jié)構(gòu)的描述。在 VHDL 語言中采用了一系列的語句,例如:if 語句、case 語句、loop語句等。這些語句對程序中的輸入輸出端口進(jìn)行了解釋,并給出實(shí)現(xiàn)代碼和仿真波形。相關(guān)的一些關(guān)鍵詞： 100Hz；分頻；計(jì)數(shù)； MAX+PULSLL II； VHDL； 編譯；仿真等。湖北工業(yè)大學(xué)畢業(yè)設(shè)計(jì)（論文）說明書 第-2 -頁前 言VHDL 是超高速集成電路硬件描述語言（Very High Speed Integrated Circuit Hardware Description Language）的縮寫在美國國防部的支持下于 1985 年正式推出是目前標(biāo)準(zhǔn)化程度最高的硬件描述語言。IEEE（The Institute of Electrical and Electronics Engineers）于 1987 年將 VHDL 采納為 IEEE1076 標(biāo)準(zhǔn)。它經(jīng)過十幾年的發(fā)展、應(yīng)用和完善以其強(qiáng)大的系統(tǒng)描述能力、規(guī)范的程序設(shè)計(jì)結(jié)構(gòu)、靈活的語言表達(dá)風(fēng)格和多層次的仿真測試手段在電子設(shè)計(jì)領(lǐng)域受到了普遍的認(rèn)同和廣泛的接受成為現(xiàn)代 EDA 領(lǐng)域的首選硬件描述語言。目前流行的 EDA 工具軟件全部支持 VHDL它在 EDA 領(lǐng)域的學(xué)術(shù)交流、電子設(shè)計(jì)的存檔、專用集成電路（ASIC ）設(shè)計(jì)等方面擔(dān)任著不可缺少的角色。數(shù)字頻率計(jì)是數(shù)字電路中的一個(gè)典型應(yīng)用，實(shí)際的硬件設(shè)計(jì)用到的器件較多，連線比較復(fù)雜，而且會(huì)產(chǎn)生比較大的延時(shí)，造成測量誤差、可靠性差。隨著復(fù)雜可編程邏輯器件（CPLD）的廣泛應(yīng)用，以 EDA 工具作為開發(fā)手段，運(yùn)用 VHDL 語言。將使整個(gè)系統(tǒng)大大簡化。提高整體的性能和可靠性。本文用 VHDL 在 CPLD 器件上實(shí)現(xiàn)一種 2b 數(shù)字頻率計(jì)測頻系統(tǒng)，能夠用十進(jìn)制數(shù)碼顯示被測信號(hào)的頻率，不僅能夠測量正弦波、方波和三角波等信號(hào)的頻率，而且還能對其他多種物理量進(jìn)行測量。具有體積小、可靠性高、功耗低的特點(diǎn)。湖北工業(yè)大學(xué)畢業(yè)設(shè)計(jì)（論文）說明書 第-3 -頁目 錄摘要………………………………………………………………………1 前言…………………………………………………………………… 2目錄…………………………………………………………………… 3第一章 設(shè)計(jì)目的……………………………………………………… 51.1 設(shè)計(jì)要求…………………………………………………… 51.2 設(shè)計(jì)意義…………………………………………………… 5第二章 設(shè)計(jì)方案……………………………………………………… 6第三章 產(chǎn)生子模塊…………………………………………………… 73.1 分頻模塊…………………………………………………… 73.2 分頻模塊源代碼……………………………………………… 83.3 仿真及波形圖………………………………………………… 9湖北工業(yè)大學(xué)畢業(yè)設(shè)計(jì)（論文）說明書 第-4 -頁第四章 計(jì)數(shù)模塊……………………………………………………… 94.1．計(jì)數(shù)模塊分析………………………………………………… 94.2．計(jì)數(shù)模塊源代碼………………………………………………104.3 計(jì)數(shù)模塊的仿真及波形圖…………………………………… 12第五章 顯示模塊…………………………………………………… 125.1 七段數(shù)碼管的描述…………………………………………… 135.2 八進(jìn)制計(jì)數(shù)器 count8 的描述………………………………… 145.3 七段顯示譯碼電路的描述…………………………………… 155.4 計(jì)數(shù)位選擇電路的描述……………………………………… 165.5總體功能描述… ………………………………………… 18 5.6顯示模塊的仿真及波形圖 ……………………………… 19第六章 頂層文件………………………………………………… 206.1 頂層文件設(shè)計(jì)源程序………………………………………… 206.2 頂層文件的仿真及波形圖……………………………………… 21結(jié)語………………………………………………………… 22參考文獻(xiàn)…………………………………………………… 23致謝………………………………………………………… 24湖北工業(yè)大學(xué)畢業(yè)設(shè)計(jì)（論文）說明書 第-5 -頁附件………………………………………………………… 25第一章 設(shè)計(jì)目的1.1 設(shè)計(jì)要求a.獲得穩(wěn)定 100Hz 頻率b.用數(shù)碼管的顯示c.用 VHDL 寫出設(shè)計(jì)整個(gè)程序1.2 設(shè)計(jì)意義a.進(jìn)一步學(xué)習(xí) VHDL 硬件描述語言的編程方法和步驟。b.運(yùn)用 VHDL 硬件描述語言實(shí)現(xiàn)對電子元器件的功能控制c.熟悉并掌握元件例化語句的使用方法 d.熟悉數(shù)字式頻率的基本工作原理。e.熟悉數(shù)字頻率計(jì)中計(jì)數(shù)顯示設(shè)計(jì)f.熟悉掌握 MAX+PLUSⅡ軟件的基本使用方法。湖北工業(yè)大學(xué)畢業(yè)設(shè)計(jì)（論文）說明書 第-6 -頁第二章 設(shè)計(jì)方案此 系 統(tǒng) 正 常 工 作 時(shí) ， 脈 沖 發(fā) 生 器 提 供 的 1 Hz 的 輸 入 信 號(hào) ， 信 號(hào) 的變 換 ， 產(chǎn) 生 計(jì) 數(shù) 信 號(hào) ， 被 測 信 號(hào) 通 過 信 號(hào) 整 形 電 路 產(chǎn) 生 同 頻 率 的 矩 形 波 ，送 入 計(jì) 數(shù) 模 塊 ， 計(jì) 數(shù) 模 塊 對 輸 入 的 矩 形 波 進(jìn) 行 計(jì) 數(shù) ， 將 計(jì) 數(shù) 結(jié) 果 送 入 鎖存 器 中 ， 保 證 系 統(tǒng) 可 以 穩(wěn) 定 顯 示 數(shù) 據(jù) ， 顯 示 譯 碼 驅(qū) 動(dòng) 電 路 將 二 進(jìn) 制 表 示的 計(jì) 數(shù) 結(jié) 果 轉(zhuǎn) 換 成 相 應(yīng) 的 能 夠 在 七 段 數(shù) 碼 顯 示 管 上 可 以 顯 示 的 十 進(jìn) 制 結(jié)果 。 在 數(shù) 碼 顯 示 管 上 可 以 看 到 計(jì) 數(shù) 結(jié) 果 。在 這 個(gè) 100HZ 頻 率 計(jì) 的 設(shè) 計(jì) 中 一 共 分 為 3 大 模 塊 ： 產(chǎn) 生 子 模 塊 、 計(jì)數(shù) 模 塊 、 顯 示 模 塊 。產(chǎn) 生 子 模 塊 是 為 此 100 赫 茲 頻 率 計(jì) 提 供 1Hz 的 時(shí) 鐘 脈 沖 信 號(hào) ， 為 了實(shí) 現(xiàn) 嚴(yán) 格 的 同 步 ， 在 這 個(gè) 模 塊 中 采 用 了 同 步 計(jì) 數(shù) 電 路 。計(jì) 數(shù) 模 塊 是 實(shí) 現(xiàn) 從 0 到 99 的 計(jì) 數(shù) 。顯 示 模 塊 是 將 計(jì) 數(shù) 模 塊 程 序 中 產(chǎn) 生 的 數(shù) 值 通 過 2 個(gè) 七 段 數(shù) 碼 管 表 達(dá)出 來 ， 使 大 家 對 此 頻 率 計(jì) 有 一 個(gè) 更 直 觀 的 認(rèn) 識(shí) 。此 100HZ 頻 率 計(jì) 的 設(shè) 計(jì) 中 ， 這 3 個(gè) 大 的 模 塊 是 核 心 部 分 ， 這 個(gè) 3 個(gè)大 的 模 塊 會(huì) 在 后 面 的 分 析 設(shè) 計(jì) 中 給 出 詳 細(xì) 的 介 紹 。頻 率 計(jì) 的 工 作 原 理 是 通 過 在 一 定 時(shí) 間 內(nèi) 對 外 部 信 號(hào) 進(jìn) 行 計(jì) 數(shù) ,計(jì) 數(shù)值 與 時(shí) 間 的 比 值 ， 從 而 得 到 輸 入 信 號(hào) 的 頻 率 ， 通 過 二 個(gè) 數(shù) 碼 管 作 為 頻 率 值的 輸 出 。 對 系 統(tǒng) 進(jìn) 行 分 析 后 ， 確 定 采 用 模 塊 設(shè) 計(jì) ， 基 本 框 架 圖 如CLK計(jì)數(shù)系統(tǒng)湖北工業(yè)大學(xué)畢業(yè)設(shè)計(jì)（論文）說明書 第-7 -頁圖 1第三章 產(chǎn)生子模塊3.1 分頻模塊 分頻模塊的功能是將輸入的外部信號(hào) clk 進(jìn)行分頻,分頻成計(jì)數(shù)器所需要的計(jì)數(shù)信號(hào), 使計(jì)數(shù)器在計(jì)數(shù)信號(hào)有效的時(shí)間對外部信號(hào)進(jìn)行計(jì)數(shù)。根據(jù)頻率計(jì)測量的范圍，確定了分頻至 1Hz，從而得到頻率值.圖 2555 定 時(shí) 器 (如 圖 2)是 一 種 模 擬 電 路 與 數(shù) 字 電 路 相 結(jié) 合 的 中 規(guī) 模 集 成電 路 ， 它 在 信 號(hào) 產(chǎn) 生 、 整 形 、 延 時(shí) （ 定 時(shí) ） 、 控 制 等 方 面 獲 得 了 廣 泛 的應(yīng) 用 。 雖 說 555 定 時(shí) 器 應(yīng) 用 領(lǐng) 域 十 分 廣 泛 ， 但 其 電 路 結(jié) 構(gòu) 歸 納 起 來 有 三 種基 本 形 式 ， 即 多 諧 振 蕩 器 、 單 穩(wěn) 態(tài) 觸 發(fā) 器 、 施 密 特 觸 發(fā) 器由 于 雙 極 型 555 和 CMOS 型 555 的 制 作 工 藝 和 流 程 不 同 ， 生 產(chǎn) 出 的555 集 成 電 路 的 性 能 指 標(biāo) 是 有 差 異 的 。CMOS 型 555 的功耗僅為雙極型的幾十分之一，靜態(tài)電流僅為 300uA 左右，為微功耗電路。CMOS 型 555 的輸出脈沖的上升沿和下降沿比雙極型的要陡，轉(zhuǎn)換時(shí)間短。顯示系統(tǒng)湖北工業(yè)大學(xué)畢業(yè)設(shè)計(jì)（論文）說明書 第-8 -頁CMOS 型 555 的在傳輸過度時(shí)間里產(chǎn)生的尖峰電流小，僅為 2--3mA，而雙極型 555 的尖峰電流高達(dá) 300--400mA。3.2 分頻程序如下：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY clk_div1000 ISPORT(clk:IN STD_LOGIC;clk_div:out STD_LOGIC);END clk_div1000;ARCHITECTURE rt1 OF clk_div1000 ISSIGNAL q_tmp:integer range 0 to 999;BEGINprocess(clk)beginIF(clk'event and clk='1')thenif(q_tmp=999)thenq_tmp'0');湖北工業(yè)大學(xué)畢業(yè)設(shè)計(jì)（論文）說明書 第-15 -頁elsesel_tmpsegmentsegmentsegmentsegmentsegmentsegmentsegmentsegmentsegmentsegmentsegmentqqqchoosechoosechoosechoosechoosechoosechoosechoosechoose>. 清華大學(xué)出版社2.歐陽星明.>.華中科技大學(xué)出版社3. 辛春艷 .>. 國防工業(yè)出版社.4.譚會(huì)生.瞿遂春.>.西安電子科技大學(xué)出版社5.譚會(huì)生 .張昌凡. >. 西安電子科技大學(xué)出版社6.馮濤.王程.>.人民郵電出版社7.盧毅.賴杰.>. 科學(xué)出版社8.潘松.黃繼業(yè)>科學(xué)出版社湖北工業(yè)大學(xué)畢業(yè)設(shè)計(jì)（論文）說明書 第-24 -頁致 謝非常感謝指導(dǎo)老師戴潤良，特別是他那嚴(yán)謹(jǐn)細(xì)致、一絲不茍的作風(fēng)一直是我工作、學(xué)習(xí)中的榜樣，還有他那循循善誘的教導(dǎo)和不拘一格的思路給予我無盡的啟迪。同時(shí)也感謝胡冰清、龐雪蓉等同學(xué)對我的幫助和指點(diǎn)。 在論文即將完成之際，些時(shí)的心情是異常地激動(dòng)，從開始進(jìn)入課題到論文的 順利完成，有多少可敬的師長、同學(xué)、朋友給了我無言的幫助，在這里請接受我誠摯的謝意！湖北工業(yè)大學(xué)畢業(yè)設(shè)計(jì)（論文）說明書 第-25 -頁附件HK—VI 系統(tǒng)結(jié)構(gòu)圖信號(hào)名與芯片引腳對照表硬件資源EPM1K30引腳序號(hào)元件引腳 電路使用說明A 144B 8C 9D 10E 12F 13G 17LED數(shù)碼顯示DPS1 101S2 10274LS138S3 117該部分電路為固定電路。使用 LED 數(shù)碼顯示時(shí)請按照器件引腳分配后再下載到芯片中。CLK1 55CLK2 56CLK3 119CLK4 24頻率源CLK5 125使用時(shí)將相應(yīng)短跳針短路即可。SW1 32SW2 33湖北工業(yè)大學(xué)畢業(yè)設(shè)計(jì)（論文）說明書 第-26 -頁SW3 36SW4 37SW5 38SW6 41SW7 43開關(guān)1SW8 45該部分電路為可選用電路，使用時(shí)請把 JP103 的短路帽全部插上，然后再按照器件引腳分配表進(jìn)行引腳分配。管腳分配： clk（119 ） enable（32） sel0:（101） sel1（102） sel2（ 117） segment0（114） segment1（8） segment2（9） segment3（10） segment4（12） segment5（13） segment6（17）湖北工業(yè)大學(xué)畢業(yè)設(shè)計(jì)（論文）說明書 第-1 -頁摘 要隨著大規(guī)模集成電路技術(shù)和計(jì)算機(jī)技術(shù)的不斷發(fā)展，在涉及通信、國防、航天、醫(yī)學(xué)、工業(yè)自動(dòng)化、計(jì)算機(jī)應(yīng)用、儀器儀表等領(lǐng)域的電子系統(tǒng)設(shè)計(jì)工作中 EDA 技術(shù)的含量正以驚人的速度上升；電子類的高新技術(shù)項(xiàng)目的開發(fā)也逾益依賴于 EDA 技術(shù)的應(yīng)用。即使是普通的電子產(chǎn)品的開發(fā) EDA 技術(shù)常常使一些原來的技術(shù)瓶頸得以輕松突破從而使產(chǎn)品的開發(fā)周期大為收縮、性能價(jià)格比大幅提高。不言而喻 EDA 技術(shù)將迅速成為電子設(shè)計(jì)領(lǐng)域中的極其重要的組成部分。100Hz 頻率計(jì)數(shù)器的主要功能是在一定時(shí)間內(nèi)對頻率的計(jì)算。在數(shù)字系統(tǒng)中，計(jì)數(shù)器可以統(tǒng)計(jì)輸入脈沖的個(gè)數(shù)，實(shí)現(xiàn)計(jì)時(shí)、計(jì)數(shù)、分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖和序列脈沖。而本篇論文主要介紹了頻率計(jì)數(shù)器的實(shí)現(xiàn):系統(tǒng)以MAX+PULSLL II 為開發(fā)環(huán)境，通過 VHDL 語言作為硬件描述語言實(shí)現(xiàn)對電路結(jié)構(gòu)的描述。在 VHDL 語言中采用了一系列的語句,例如:if 語句、case 語句、loop語句等。這些語句對程序中的輸入輸出端口進(jìn)行了解釋,并給出實(shí)現(xiàn)代碼和仿真波形。相關(guān)的一些關(guān)鍵詞： 100Hz；分頻；計(jì)數(shù)； MAX+PULSLL II； VHDL； 編譯；仿真等。湖北工業(yè)大學(xué)畢業(yè)設(shè)計(jì)（論文）說明書 第-2 -頁前 言VHDL 是超高速集成電路硬件描述語言（Very High Speed Integrated Circuit Hardware Description Language）的縮寫在美國國防部的支持下于 1985 年正式推出是目前標(biāo)準(zhǔn)化程度最高的硬件描述語言。IEEE（The Institute of Electrical and Electronics Engineers）于 1987 年將 VHDL 采納為 IEEE1076 標(biāo)準(zhǔn)。它經(jīng)過十幾年的發(fā)展、應(yīng)用和完善以其強(qiáng)大的系統(tǒng)描述能力、規(guī)范的程序設(shè)計(jì)結(jié)構(gòu)、靈活的語言表達(dá)風(fēng)格和多層次的仿真測試手段在電子設(shè)計(jì)領(lǐng)域受到了普遍的認(rèn)同和廣泛的接受成為現(xiàn)代 EDA 領(lǐng)域的首選硬件描述語言。目前流行的 EDA 工具軟件全部支持 VHDL它在 EDA 領(lǐng)域的學(xué)術(shù)交流、電子設(shè)計(jì)的存檔、專用集成電路（ASIC ）設(shè)計(jì)等方面擔(dān)任著不可缺少的角色。數(shù)字頻率計(jì)是數(shù)字電路中的一個(gè)典型應(yīng)用，實(shí)際的硬件設(shè)計(jì)用到的器件較多，連線比較復(fù)雜，而且會(huì)產(chǎn)生比較大的延時(shí)，造成測量誤差、可靠性差。隨著復(fù)雜可編程邏輯器件（CPLD）的廣泛應(yīng)用，以 EDA 工具作為開發(fā)手段，運(yùn)用 VHDL 語言。將使整個(gè)系統(tǒng)大大簡化。提高整體的性能和可靠性。本文用 VHDL 在 CPLD 器件上實(shí)現(xiàn)一種 2b 數(shù)字頻率計(jì)測頻系統(tǒng)，能夠用十進(jìn)制數(shù)碼顯示被測信號(hào)的頻率，不僅能夠測量正弦波、方波和三角波等信號(hào)的頻率，而且還能對其他多種物理量進(jìn)行測量。具有體積小、可靠性高、功耗低的特點(diǎn)。湖北工業(yè)大學(xué)畢業(yè)設(shè)計(jì)（論文）說明書 第-3 -頁目 錄摘要………………………………………………………………………1 前言…………………………………………………………………… 2目錄…………………………………………………………………… 3第一章 設(shè)計(jì)目的……………………………………………………… 51.1 設(shè)計(jì)要求…………………………………………………… 51.2 設(shè)計(jì)意義…………………………………………………… 5第二章 設(shè)計(jì)方案……………………………………………………… 6第三章 產(chǎn)生子模塊…………………………………………………… 73.1 分頻模塊…………………………………………………… 73.2 分頻模塊源代碼……………………………………………… 83.3 仿真及波形圖………………………………………………… 9湖北工業(yè)大學(xué)畢業(yè)設(shè)計(jì)（論文）說明書 第-4 -頁第四章 計(jì)數(shù)模塊……………………………………………………… 94.1．計(jì)數(shù)模塊分析………………………………………………… 94.2．計(jì)數(shù)模塊源代碼………………………………………………104.3 計(jì)數(shù)模塊的仿真及波形圖…………………………………… 12第五章 顯示模塊…………………………………………………… 125.1 七段數(shù)碼管的描述…………………………………………… 135.2 八進(jìn)制計(jì)數(shù)器 count8 的描述………………………………… 145.3 七段顯示譯碼電路的描述…………………………………… 155.4 計(jì)數(shù)位選擇電路的描述……………………………………… 165.5總體功能描述… ………………………………………… 18 5.6顯示模塊的仿真及波形圖 ……………………………… 19第六章 頂層文件………………………………………………… 206.1 頂層文件設(shè)計(jì)源程序………………………………………… 206.2 頂層文件的仿真及波形圖……………………………………… 21結(jié)語………………………………………………………… 22參考文獻(xiàn)…………………………………………………… 23致謝………………………………………………………… 24湖北工業(yè)大學(xué)畢業(yè)設(shè)計(jì)（論文）說明書 第-5 -頁附件………………………………………………………… 25第一章 設(shè)計(jì)目的1.1 設(shè)計(jì)要求a.獲得穩(wěn)定 100Hz 頻率b.用數(shù)碼管的顯示c.用 VHDL 寫出設(shè)計(jì)整個(gè)程序1.2 設(shè)計(jì)意義a.進(jìn)一步學(xué)習(xí) VHDL 硬件描述語言的編程方法和步驟。b.運(yùn)用 VHDL 硬件描述語言實(shí)現(xiàn)對電子元器件的功能控制c.熟悉并掌握元件例化語句的使用方法 d.熟悉數(shù)字式頻率的基本工作原理。e.熟悉數(shù)字頻率計(jì)中計(jì)數(shù)顯示設(shè)計(jì)f.熟悉掌握 MAX+PLUSⅡ軟件的基本使用方法。湖北工業(yè)大學(xué)畢業(yè)設(shè)計(jì)（論文）說明書 第-6 -頁第二章 設(shè)計(jì)方案此 系 統(tǒng) 正 常 工 作 時(shí) ， 脈 沖 發(fā) 生 器 提 供 的 1 Hz 的 輸 入 信 號(hào) ， 信 號(hào) 的變 換 ， 產(chǎn) 生 計(jì) 數(shù) 信 號(hào) ， 被 測 信 號(hào) 通 過 信 號(hào) 整 形 電 路 產(chǎn) 生 同 頻 率 的 矩 形 波 ，送 入 計(jì) 數(shù) 模 塊 ， 計(jì) 數(shù) 模 塊 對 輸 入 的 矩 形 波 進(jìn) 行 計(jì) 數(shù) ， 將 計(jì) 數(shù) 結(jié) 果 送 入 鎖存 器 中 ， 保 證 系 統(tǒng) 可 以 穩(wěn) 定 顯 示 數(shù) 據(jù) ， 顯 示 譯 碼 驅(qū) 動(dòng) 電 路 將 二 進(jìn) 制 表 示的 計(jì) 數(shù) 結(jié) 果 轉(zhuǎn) 換 成 相 應(yīng) 的 能 夠 在 七 段 數(shù) 碼 顯 示 管 上 可 以 顯 示 的 十 進(jìn) 制 結(jié)果 。 在 數(shù) 碼 顯 示 管 上 可 以 看 到 計(jì) 數(shù) 結(jié) 果 。在 這 個(gè) 100HZ 頻 率 計(jì) 的 設(shè) 計(jì) 中 一 共 分 為 3 大 模 塊 ： 產(chǎn) 生 子 模 塊 、 計(jì)數(shù) 模 塊 、 顯 示 模 塊 。產(chǎn) 生 子 模 塊 是 為 此 100 赫 茲 頻 率 計(jì) 提 供 1Hz 的 時(shí) 鐘 脈 沖 信 號(hào) ， 為 了實(shí) 現(xiàn) 嚴(yán) 格 的 同 步 ， 在 這 個(gè) 模 塊 中 采 用 了 同 步 計(jì) 數(shù) 電 路 。計(jì) 數(shù) 模 塊 是 實(shí) 現(xiàn) 從 0 到 99 的 計(jì) 數(shù) 。顯 示 模 塊 是 將 計(jì) 數(shù) 模 塊 程 序 中 產(chǎn) 生 的 數(shù) 值 通 過 2 個(gè) 七 段 數(shù) 碼 管 表 達(dá)出 來 ， 使 大 家 對 此 頻 率 計(jì) 有 一 個(gè) 更 直 觀 的 認(rèn) 識(shí) 。此 100HZ 頻 率 計(jì) 的 設(shè) 計(jì) 中 ， 這 3 個(gè) 大 的 模 塊 是 核 心 部 分 ， 這 個(gè) 3 個(gè)大 的 模 塊 會(huì) 在 后 面 的 分 析 設(shè) 計(jì) 中 給 出 詳 細(xì) 的 介 紹 。頻 率 計(jì) 的 工 作 原 理 是 通 過 在 一 定 時(shí) 間 內(nèi) 對 外 部 信 號(hào) 進(jìn) 行 計(jì) 數(shù) ,計(jì) 數(shù)值 與 時(shí) 間 的 比 值 ， 從 而 得 到 輸 入 信 號(hào) 的 頻 率 ， 通 過 二 個(gè) 數(shù) 碼 管 作 為 頻 率 值的 輸 出 。 對 系 統(tǒng) 進(jìn) 行 分 析 后 ， 確 定 采 用 模 塊 設(shè) 計(jì) ， 基 本 框 架 圖 如CLK計(jì)數(shù)系統(tǒng)湖北工業(yè)大學(xué)畢業(yè)設(shè)計(jì)（論文）說明書 第-7 -頁圖 1第三章 產(chǎn)生子模塊3.1 分頻模塊 分頻模塊的功能是將輸入的外部信號(hào) clk 進(jìn)行分頻,分頻成計(jì)數(shù)器所需要的計(jì)數(shù)信號(hào), 使計(jì)數(shù)器在計(jì)數(shù)信號(hào)有效的時(shí)間對外部信號(hào)進(jìn)行計(jì)數(shù)。根據(jù)頻率計(jì)測量的范圍，確定了分頻至 1Hz，從而得到頻率值.圖 2555 定 時(shí) 器 (如 圖 2)是 一 種 模 擬 電 路 與 數(shù) 字 電 路 相 結(jié) 合 的 中 規(guī) 模 集 成電 路 ， 它 在 信 號(hào) 產(chǎn) 生 、 整 形 、 延 時(shí) （ 定 時(shí) ） 、 控 制 等 方 面 獲 得 了 廣 泛 的應(yīng) 用 。 雖 說 555 定 時(shí) 器 應(yīng) 用 領(lǐng) 域 十 分 廣 泛 ， 但 其 電 路 結(jié) 構(gòu) 歸 納 起 來 有 三 種基 本 形 式 ， 即 多 諧 振 蕩 器 、 單 穩(wěn) 態(tài) 觸 發(fā) 器 、 施 密 特 觸 發(fā) 器由 于 雙 極 型 555 和 CMOS 型 555 的 制 作 工 藝 和 流 程 不 同 ， 生 產(chǎn) 出 的555 集 成 電 路 的 性 能 指 標(biāo) 是 有 差 異 的 。CMOS 型 555 的功耗僅為雙極型的幾十分之一，靜態(tài)電流僅為 300uA 左右，為微功耗電路。CMOS 型 555 的輸出脈沖的上升沿和下降沿比雙極型的要陡，轉(zhuǎn)換時(shí)間短。顯示系統(tǒng)湖北工業(yè)大學(xué)畢業(yè)設(shè)計(jì)（論文）說明書 第-8 -頁CMOS 型 555 的在傳輸過度時(shí)間里產(chǎn)生的尖峰電流小，僅為 2--3mA，而雙極型 555 的尖峰電流高達(dá) 300--400mA。3.2 分頻程序如下：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY clk_div1000 ISPORT(clk:IN STD_LOGIC;clk_div:out STD_LOGIC);END clk_div1000;ARCHITECTURE rt1 OF clk_div1000 ISSIGNAL q_tmp:integer range 0 to 999;BEGINprocess(clk)beginIF(clk'event and clk='1')thenif(q_tmp=999)thenq_tmp'0');湖北工業(yè)大學(xué)畢業(yè)設(shè)計(jì)（論文）說明書 第-15 -頁elsesel_tmpsegmentsegmentsegmentsegmentsegmentsegmentsegmentsegmentsegmentsegmentsegmentqqqchoosechoosechoosechoosechoosechoosechoosechoosechoose>. 清華大學(xué)出版社2.歐陽星明.>.華中科技大學(xué)出版社3. 辛春艷 .>. 國防工業(yè)出版社.4.譚會(huì)生.瞿遂春.>.西安電子科技大學(xué)出版社5.譚會(huì)生 .張昌凡. >. 西安電子科技大學(xué)出版社6.馮濤.王程.>.人民郵電出版社7.盧毅.賴杰.>. 科學(xué)出版社8.潘松.黃繼業(yè)>科學(xué)出版社湖北工業(yè)大學(xué)畢業(yè)設(shè)計(jì)（論文）說明書 第-24 -頁致 謝非常感謝指導(dǎo)老師戴潤良，特別是他那嚴(yán)謹(jǐn)細(xì)致、一絲不茍的作風(fēng)一直是我工作、學(xué)習(xí)中的榜樣，還有他那循循善誘的教導(dǎo)和不拘一格的思路給予我無盡的啟迪。同時(shí)也感謝胡冰清、龐雪蓉等同學(xué)對我的幫助和指點(diǎn)。 在論文即將完成之際，些時(shí)的心情是異常地激動(dòng)，從開始進(jìn)入課題到論文的 順利完成，有多少可敬的師長、同學(xué)、朋友給了我無言的幫助，在這里請接受我誠摯的謝意！湖北工業(yè)大學(xué)畢業(yè)設(shè)計(jì)（論文）說明書 第-25 -頁附件HK—VI 系統(tǒng)結(jié)構(gòu)圖信號(hào)名與芯片引腳對照表硬件資源EPM1K30引腳序號(hào)元件引腳 電路使用說明A 144B 8C 9D 10E 12F 13G 17LED數(shù)碼顯示DPS1 101S2 10274LS138S3 117該部分電路為固定電路。使用 LED 數(shù)碼顯示時(shí)請按照器件引腳分配后再下載到芯片中。CLK1 55CLK2 56CLK3 119CLK4 24頻率源CLK5 125使用時(shí)將相應(yīng)短跳針短路即可。SW1 32SW2 33湖北工業(yè)大學(xué)畢業(yè)設(shè)計(jì)（論文）說明書 第-26 -頁SW3 36SW4 37SW5 38SW6 41SW7 43開關(guān)1SW8 45該部分電路為可選用電路，使用時(shí)請把 JP103 的短路帽全部插上，然后再按照器件引腳分配表進(jìn)行引腳分配。管腳分配： clk（119 ） enable（32） sel0:（101） sel1（102） sel2（ 117） segment0（114） segment1（8） segment2（9） segment3（10） segment4（12） segment5（13） segment6（17）