基于MEMS加速度計的記錄儀

《基于MEMS加速度計的記錄儀》由會員分享，可在線閱讀，更多相關《基于MEMS加速度計的記錄儀（46頁珍藏版）》請在裝配圖網(wǎng)上搜索。

1、清華大學2012屆畢業(yè)設計說明書 基于MEMS加速度計的記錄儀 摘 要 加速度記錄儀以Freescale高集成度三軸加速度傳感器MMA8453Q為傳感器，以TI公司低功耗處理MSP430F1611為控制核心，以Flash存儲器K9F1G為存儲設備。本系統(tǒng)實現(xiàn)了對三維加速度信號的動態(tài)采集，并將加速度信號以文件的形式存儲在存儲卡中, 便于上位機的讀取和進一步分析。 本文闡述的內(nèi)容有以下幾個方面: 1）分析了加速度的測試環(huán)境，介紹了MEMS加速度計的記錄儀的功能要求和性能指標，對系統(tǒng)進行總體設計。 2）在總體方案的基礎上對加速度傳感器、控制器、存儲器進行選型。 3）對系統(tǒng)硬件電路進行

2、設計，包括信號的采集與存儲以及異步串行通信接口等幾個部分的設計與實現(xiàn)。 4）硬件電路設計與制作好后，需要對其進行編程，以控制主控器對數(shù)據(jù)的采集和存儲的操作。 關鍵詞：MEMS加速度計，MSP430微處理器，F(xiàn)lash，異步串行通信 Recorder Based on MEMS accelerometer Abstract Acceleration recorder by Freescale Highly integrated of three-axis acceleration sensor MMA8453Q sens

3、or， with low power consumption TI company MSP430F1611 as the control core, with Flash memory K9F1G for storage devices. This system realizes the 3D acceleration dynamic signal acquisition, and the acceleration signal in the form of files stored in the memory card, easy to read and further analysis o

4、f PC. This paper describes the contents of the following aspects: 1) Analysis of the acceleration test environment, and describes the functional requirements and performance indicators of the MEMS accelerometer logger, the overall design of the system. 2) Acceleration sensors, controllers, memory

5、 selection on the basis of the overall program. 3) System hardware circuit design, including the design and implementation of the several parts of the signal acquisition and storage as well as asynchronous serial communication interface. 4) Hardware circuit design and production need to be program

6、med to control the operation of the master data collection and storage. Key words: MEMS acceleration sensor, MSP430 microprocessor, Flash, asynchronous serial communication 目 錄 1 緒論 1 1.1 本課題的來源、目的及意義 1 1.2 加速度計及加速度記錄儀的國內(nèi)外發(fā)展狀況 2 1.2.1 MEMS加速度計的原理及應用 2 1.2.2 加速度記錄儀國內(nèi)外發(fā)展狀

7、況 2 1.3 本課題完成的工作及研究內(nèi)容 4 2 基于MEMS加速度計的記錄儀的總體設計方案 5 2.1 系統(tǒng)總體結構設計 5 2.2 系統(tǒng)芯片原理介紹 5 3 系統(tǒng)硬件設計與實現(xiàn) 17 3.1 硬件總體結構設計 17 3.2 加速度信號的采集 17 3.2.1 I2C總線介紹 18 3.3 電源管理模塊 19 3.4 復位電路 20 3.5 外圍晶振選擇 21 3.6 存儲模塊 22 3.7 異步串行通信模塊的設計 22 3.7.1 異步串行通信介紹 22 3.7.2 通信接口電路 23 3.8 電路圖 24 4 系統(tǒng)軟件

8、設計與調(diào)試問題分析 25 4.1 應用開發(fā)軟件概述 25 4.2 軟件設計 25 4.3 單片機的程序設計 26 5 總結 37 附錄A 加速度記錄儀原理圖 38 附錄B 加速度記錄儀PCB圖 39 參考文獻 40 致謝 41 第 II 頁 共 Ⅱ 頁 清華大學2012屆畢業(yè)設計說明書 1 緒論 1.1 本課題的來源、目的及意義 隨著工業(yè)自動化水平的不斷發(fā)展，產(chǎn)品質(zhì)量監(jiān)測、控制手段已經(jīng)成為保證產(chǎn)品質(zhì)量標準不可缺少的環(huán)節(jié)。許多對裝配有較高要求的產(chǎn)品，在運輸過程中也同樣對受到的沖擊有極限要求。受到超過極限的沖擊將給產(chǎn)品帶來傷害，給人們帶來不必要的損

9、失。為了監(jiān)測運輸過程，目前通常的做法是隨產(chǎn)品一起安裝沖擊記錄儀[1]。 MEMS技術的迅速發(fā)展，特別是MEMS加速度計和單片機技術的迅猛提高，電子智能型沖擊記錄儀也應運而生。MEMS加速度計是一種十分重要的力學敏感傳感器，其研究與開發(fā)始于80年代初，是繼微壓力傳感器之后第二個進入市場的微機械傳感器。 微加速度傳感器可通過其加工技術、控制系統(tǒng)類型、敏感機理來分類[2]。 壓阻式微加速度傳感器是通過可動質(zhì)量塊感應加速度，將輸入轉換為彈性結構的形變，從而引起制作在彈性結構上的壓敏電阻阻值的變化，再通過外界電路將電阻的變化轉換為電壓或電流的變化[3]。 電容式微機械加速度傳感器是通過可動質(zhì)量塊

10、感應加速度，利用平行板電容將質(zhì)量塊的相對位移轉換為電容的變化，再通過檢測電路將電容的微小變化轉換為與其成正比的電壓的變化[3]。 熱對流式微加速度傳感器是利用敏感體內(nèi)氣流的加速運動來檢測加速度，通過一定的方法將加速度轉換為檢測電路的輸出電壓，不需要檢測質(zhì)量塊，有很強的抗沖擊能力，結構緊湊，加工方便，精度高（達到0.6mg），對小加速度敏感性很高[4]。 隧道式微加速度傳感器利用電子勢壘隧道效應，把輸入的加速度轉換為質(zhì)量塊的相對位移，再通過隧道效應將位移量轉換為隧道電流的變化，最后用檢測電路測出這個電流變化量而獲得相應的加速度的大小[3]。 諧振式加速度傳感器是通過檢測諧振元件固有頻率的變

11、化獲得加速度。其獨特優(yōu)點在于：（1）輸出的是諧振頻率信號，可與數(shù)字電路及計算機直接接口，省去A/D轉化，處理電路；（2）頻率信號有很高的抗干擾能力和穩(wěn)定性，且在傳輸過程中不易產(chǎn)生失真誤差，功耗低；（3）靈敏度高，精度高，穩(wěn)定性和可靠性好。所以諧振式加速度傳感器已經(jīng)成為微加速度傳感器發(fā)展的新趨勢[5]。 1.2 加速度計及加速度記錄儀的國內(nèi)外發(fā)展狀況 1.2.1 MEMS加速度計的原理及應用 1）MEMS加速度計 MEMS(Micro Electro Mechanical System) 是一項有著廣泛應用前景的應用基礎技術。利用MEMS技術可以使電子設備中元器件實現(xiàn)微型化、低功耗以

12、及便攜性等技術要求。MEMS利用表層蝕刻技術,可實現(xiàn)宏觀意義上的機械三維結構，使元器件生產(chǎn)小型化成為可能。MEMS器件主要以硅晶體為加工材料，可以類似半導體器件的生產(chǎn)方法，以相對較低成本批量生產(chǎn)。MEMS器件在當今汽車應用電子（如防撞安全氣囊感應和發(fā)動機各種壓力傳感器）以及計算機外設（如噴墨打印機的噴墨頭、計算機硬盤驅動器磁頭）等方面得到廣泛應用[6]。 MEMS（Micro Electro Mechanical Systems）加速度計就是使用MEMS技術制造的加速度計。由于采用了微機電系統(tǒng)技術，使得其尺寸大小縮小，一個MEMS加速度計只有指甲蓋的幾分之一大小。MEMS加速度計具有體積小、

13、重量輕、能耗低等優(yōu)點。 2）MEMS加速度計的應用 通過測量由于重力引起的加速度，可以計算出設備相對于水平面的傾斜角度。通過分析動態(tài)加速度，可以分析出設備移動的方式。 目前最新IBM Thinkpad 手提電腦里就內(nèi)置了MEMS加速度計，能夠動態(tài)的監(jiān)測出筆記本在使用中的振動，并根據(jù)這些振動數(shù)據(jù)，系統(tǒng)會智能的選擇關閉硬盤還是讓其繼續(xù)運行，這樣可以最大程度的保護由于振動，比如顛簸的工作環(huán)境，或者不小心摔了電腦所造成的硬盤損害，最大程度的保護里面的數(shù)據(jù)。目前先進的移動硬盤上也使用了這項技術。 另外一個用處就是目前的數(shù)碼相機和攝像機里，用MEMS加速度計來檢測拍攝時候手部的振動，并根據(jù)這些振動

14、，自動調(diào)節(jié)相機的聚集。 MEMS加速度計還可以用來分析發(fā)動機的振動。汽車防撞氣囊的啟動也可以由MEMS加速度計控制。 由此可見，MEMS加速度計可以在生活中發(fā)揮重要作用。歸納其應用主要有以下幾個方面：振動檢測、姿態(tài)控制、安防報警、消費應用、動作識別、狀態(tài)記錄等。 1.2.2 加速度記錄儀國內(nèi)外發(fā)展狀況 80年代以來，隨著電子技術和計算機技術的飛速發(fā)展，以CPU為核心的新型控制儀表被越來越廣泛地應用于化工、煉油、冶金、制藥、造紙、建材等行業(yè)，但與之配套的記錄儀仍停留在傳統(tǒng)的機械式，它有紙、有筆、有墨承、有大量的機械傳動，具有日常維護工作量大，運行費用高，可靠性差，應用不夠靈活，歷史信息

15、再處理再利用難度大等缺點與現(xiàn)代化控制手段相當不協(xié)調(diào)。 進入90年代以后，我國成功研制開發(fā)生產(chǎn)出了全智能無紙記錄儀，它以微處理器(CPU)為核心，以大容量存儲芯片(SRAM)為存儲載體，采用液晶屏(LCD)為顯示界面，具有實時單通道、棒圈、實時趨勢、單通道實時趨勢、歷史趨勢等信息豐富的顯示畫面，以及時間與通道頁面與記錄間隔，各通道信息、通信信息等靈活方便的組態(tài)功能，同時還配備了同微機通訊的標準通訊接口及中文WINDOWS界面上的上位機管理軟件，徹底解決了機械式記錄儀在使用中存在的問題[7]。 在無紙記錄儀不斷地走向市場過程中，根據(jù)用戶的需求，又增加了許多新的功能：流量累計、流量溫壓補償、PI

16、D控制、撮普觸點任意組態(tài)、工程單位顯示、通訊地址組態(tài)、配電、顯示畫面組態(tài)、峰值保持功能以及報警追憶顯示畫面和通道數(shù)據(jù)顯示畫面。 在1992年前后，國外不少公司推出了無紙記錄儀，其中較有代表性的有德國哈特曼勞恩公司(H＆B)的Datavis A 無紙記錄儀和英國Panny＆Giles Teletrend公司的無紙記錄儀。Teletrend公司的無紙記錄儀，具有l(wèi)44144mm標準尺寸，帶有與PC完全兼容的3.5英寸磁盤驅動器，便于把表內(nèi)數(shù)據(jù)通過磁盤轉存或保存，它能存儲一天至640天的工作數(shù)據(jù)(與記錄間隔有關)，具有四個通道棒狀圖、數(shù)字顯示和中程趨勢曲線顯示功能，通過軟件組態(tài)選擇記錄儀的工作方式

17、。它的最大特點是采用彩色示波管作為顯示器，因而具有彩色顯示功能[8]。 H＆B公司Datavis A無紙記錄儀，采用72144mm小型機殼，用分辨率為92200的單色液晶圖形屏作為顯示器，允許四個通遭標準信號輸入，也具有棒狀圖顯示、數(shù)字顯示和歷史趨勢顯示三大功能。在德文、英文或法文提示下，完成組態(tài)及正常操作，具有標準的通信接口[9]。 智能記錄儀作為微處理機技術、超大容量存貯器和圖形液晶顯示技術相結合的新一代記錄儀．它具有非常明顯的特點：可靠性高，無需日常維護，功能多樣性，性能價格比高。智能記錄儀具有眾多優(yōu)點，已經(jīng)引起廣大用戶極大注意，可以預測，在不久的將來，它將被廣大用戶所接受[10]。

18、 1.3 本課題完成的工作及研究內(nèi)容 以Freescale高集成度三軸加速度傳感器MMA8453Q為傳感器，以TI公司低功耗處理MSP430F1611為控制核心，以Flash型存儲器K9F1G為大容量存儲設備的低功耗加速度信號記錄儀的軟硬件設計方案，實現(xiàn)了對三維加速度信號的動態(tài)采集，并將加速度信號以文件的形式存儲在存儲卡中, 便于上位機的讀取和進一步分析。 本文闡述的內(nèi)容有以下幾個方面: 1）分析了加速度的測試環(huán)境，介紹了MEMS加速度計的記錄儀的功能要求和性能指標，對系統(tǒng)進行總體設計。 2）在總體方案的基礎上對加速度傳感器、控制器、存儲器進行選型。 3）對系統(tǒng)硬件電路進行設計，

19、包括信號的采集與存儲以及異步串行通信接口等幾個部分的設計與實現(xiàn)。 4）硬件電路設計與制作好后，需要對其進行編程，以控制主控器對數(shù)據(jù)的采集和存儲的操作。 2 基于MEMS加速度計的記錄儀的總體設計方案 完整的測試系統(tǒng)是將信息采集、存儲以及信息讀取等功能完整的結合在一起的有機整體。設計一個完整的系統(tǒng)，首先要有總體的設計思路，要明確被測對象的特點，然后再根據(jù)測試對象的具體功能要求，設計系統(tǒng)實現(xiàn)的總體方案，其中包括總體結構設計與測試方案設計。 2.1 系統(tǒng)總體結構設計 控制單元 存儲單元 串行接口 MEMS加速度計 I2C 時鐘單元

20、 計算機 電源模塊 圖2.1為基于MEMS加速度計的記錄儀的總體結構框圖，系統(tǒng)依照功能可以分為加速度傳感器、數(shù)據(jù)采集模塊、數(shù)據(jù)處理與存儲模塊、通訊模塊以及電源管理模塊等部分。 圖2.1 記錄儀總體結構框圖 2.2 系統(tǒng)芯片原理介紹 1） 傳感器 加速度傳感器是一種非常重要的檢測器件。在傳統(tǒng)的檢測系統(tǒng)中，加速度傳感器功能單一，輸出信號需要進行放大、濾波等處理，因此對模擬電路設計有極高的要求。隨著近年來大規(guī)模集成電路技術的發(fā)展，加速度傳感器也逐漸向集成化、低功耗的方向發(fā)展[11]。 本系統(tǒng)采用MMA8453Q三軸電容式MEMS加速度傳感器。 其特

21、點[12]如下。 供電電壓范圍：1.95V～3.6V 接口電壓范圍：1.6V～3.6V 可供選擇的動態(tài)量程：2g/4g/8g 數(shù)據(jù)輸出率：1.56Hz到800Hz 99μg/√Hz噪聲 10位和8位數(shù)字輸出 最高分辨率：10位有效數(shù)字<0.25分辨率 I2C數(shù)字輸出接口（4.7kΩ上拉至2.25MHz） 2個可編程中斷引腳，六個中斷源 內(nèi)置3通道運動檢測功能 –自由落體或運動檢測：1通道 –脈沖檢測：1通道 –震動檢測：1通道 內(nèi)置帶有滯回補償?shù)姆较颍v向或橫向）檢測功能 自動喚醒，自動睡眠能自動切換數(shù)據(jù)輸出率，以實現(xiàn)低功耗 自檢功能 符合RoHs標準 電流

22、消耗：6μA～165μA 工作溫度范圍：-40℃～+85℃ 其功能有： 8位或10位數(shù)據(jù) 基于應用的四個不同的過采樣決議和電流消耗之間的妥協(xié)選項要求 額外的低噪音模式，獨立運作的更高分辨率的過采樣模式 低功耗和自動喚醒/睡眠保護電流消耗 單/雙向沖擊定向信息1通道 運動檢測與定向信息或自由落體1通道 瞬態(tài)/震動檢測基于高通濾波器和可設置閾值的檢測加速度變化，上述閾值定向信息1通道 縱向/橫向檢測觸發(fā)點固定在30和60為平滑過渡的方向 其引腳分布如圖2.2所示。 圖2.2 MMA8453Q引腳圖 其原理框圖如圖2.3所示。 圖2.3 MMA8453Q原理框圖

23、 其功耗情況如表2.1所示。 表2.1 各模式功耗 2）主控器 單片機作為電路的核心部分，對整機性能有重要影響。經(jīng)過比較，美國TI公司的MSP430，一種采用了最新低功耗技術的單片機，集成了豐富的外圍模塊[15]，包括：看門狗(WDT)、定時器A(Timer-A)、定時器B(Timer-B)、比較器、串口0、1(USART0、1)、硬件乘法器、液晶驅動器、8路10／12／14位ADC、端口、基本定時器(Basic Timer)，適合沖擊記錄儀的工作使用。 此處選用MSP430系列的MSP430F1611，其主要性能參數(shù)如下[13，14]。 它是混合信號微控制器，它具有低電壓、超低

24、功率、處理能力強大、系統(tǒng)工作穩(wěn)定、片內(nèi)外設豐富、方便開發(fā)等優(yōu)點，并具有高性價比，采用64引腳四方扁平封裝（QFP），兩個內(nèi)置的16位定時器，一個快速12位A/D轉換器，雙12位D/A轉換器，一個或兩個通用串行同步/異步通信接口（USART），I2C，DMA和48個I/O引腳。 其特點如下。 低供電電壓范圍：1.8V～3.6V 超低功耗： –活動模式：1MHz，2.2V時為280μA –等待模式：1.6μA –關閉模式（RAM 保持）：0.1μA 五種省電模式 6μs內(nèi)從等待狀態(tài)喚醒 16位精簡指令結構，125ns指令時間周期 三個內(nèi)部DMA通道 具有內(nèi)部參考電平、采樣保持

25、和自動掃描特性的12位A/D轉換器 同步的雙12位D/A轉換器 帶有三個捕捉/比較寄存器的16位定時器A 帶有三個或七個捕捉/比較影子寄存器的16位定時器B 片內(nèi)集成比較器 串行通訊接口（USART1），具有異步UART或者同步SPI接口的功能 串行通訊接口（USART0），具有異步UART或者同步SPI或者I2C接口 具有可編程電平檢測的供電電壓管理器/監(jiān)視器 欠電壓檢測器 串行在線編程，無需外部編程電壓，可編程的安全熔絲代碼保護 Bootstrap Loader 其方框圖如圖2.4所示。 圖2.4 MSP430FX161X方框圖 3）存儲模塊 存儲測試技術是

26、從七十年代開始的一種新的彈上參數(shù)的測試方法。它是在對被測對象無影響或影響在允許范圍的條件下，在被測體內(nèi)置入微型數(shù)據(jù)采集與存儲測試儀，現(xiàn)場實時完成信息的快速采集與記憶，事后回收記錄儀，由計算機處理和再現(xiàn)測試信息的一種動態(tài)測試技術[15]。 Flash閃存是非易失存儲器，可以對稱為塊的存儲器單元塊進行擦寫和再編程。任何Flash器件的寫入操作只能在空或已擦除的單元內(nèi)進行，所以大多數(shù)情況下，在進行寫入操作之前必須先執(zhí)行擦除。NAND器件執(zhí)行擦除操作是十分簡單的，而NOR則要求在進行擦除前先要將目標塊內(nèi)所有的位都寫為0。 由于擦除NOR器件時是以64～128KB的塊進行的，執(zhí)行一個寫入/擦除操作的

27、時間為5s，與此相反，擦除NAND器件是以8～32KB的塊進行的，執(zhí)行相同的操作最多只需要4ms。 執(zhí)行擦除時塊尺寸的不同進一步拉大了NOR和NADN之間的性能差距，統(tǒng)計表明，對于給定的一套寫入操作(尤其是更新小文件時)，更多的擦除操作必須在基于NOR的單元中進行。這樣，當選擇存儲解決方案時，設計師必須權衡以下的各項因素。 NOR的讀速度比NAND稍快一些。 NAND的寫入速度比NOR快很多。 NOR的讀速度比NAND稍快一些。 NAND的4ms擦除速度遠比NOR的5s快。 大多數(shù)寫入操作需要先進行擦除操作。 NAND的擦除單元更小，相應的擦除電路更少。 由于記錄儀所用存儲的

28、數(shù)據(jù)量較大，所以要外接存儲器件作為數(shù)據(jù)存儲用，本系統(tǒng)選用K9F1G08，它是128M8位/256M8位快閃記憶體。 其特點[16]如下。 電壓 –1.8V裝置（K9F1G08R0A）：1.65V～1.95V –3.3V裝置（K9F1G08U0A）：2.7V～3.6V 組織 –記憶細胞陣列：（128M+4096 K）位8位 –數(shù)據(jù)寄存器：（2K+64）位8位 –緩存寄存器：（2K+64）位8位 自動編程和擦除 –頁的程序：（2K+64）字節(jié) –塊擦除：（128K+4 K）字節(jié) 頁面讀取操作 –頁的大?。?K-Byte –隨機閱讀：25μs（最大） –串行存取：30n

29、s（最小）-3.3V裝置 50ns（最?。?1.8V裝置 快速寫周期時間 –編程時間：200μs（典型值） –塊擦除時間：2ms（典型值） 命令/地址/數(shù)據(jù)多路輸入/輸出端口 硬件數(shù)據(jù)保護 –編程/擦除鎖定在電源轉換 可靠的MOS柵技術 –耐力：100K的編程/擦除周期 –數(shù)據(jù)保留：10年 命令寄存器操作 高性能程序的緩存程序操作 智能拷回操作 獨特的著作權保護 其引腳圖如圖2.5所示。 圖2.5 K9F1G08引腳圖 其功能框圖如圖2.6所示。 圖2.6 K9F1G08功能框圖 4） 通訊模塊 此系統(tǒng)與計算機的通信采用串口異步通

30、信，RS232協(xié)議的轉換電平。本系統(tǒng)采用MAX3232芯片實現(xiàn)單片機與計算機接口的轉換。 圖2.7為異步串口的時序圖。 圖2.7 異步串口的時序圖 圖2.8是MSP430系列芯片硬件串口框圖。 圖2.8 MSP430系列芯片硬件串口框圖 在該框圖中，串口通訊由三部分組成：通訊速度的控制（數(shù)據(jù)位流的產(chǎn)生）、接收控制部分、發(fā)送控制部分。 波特率生成部分由時鐘輸入選擇與分頻、波特率發(fā)生器、調(diào)整器、波特率寄存器等組成。串行通信時，接收與發(fā)送以什么樣的速率將數(shù)據(jù)位收進或送出，這個速率由波特率生成構件控制。 圖2.9為其較為詳細的結構。 圖2.9 MSP430系列芯片硬件串口詳

31、細框圖 整個模塊的時鐘源來自內(nèi)部的3時鐘或外部輸入時鐘，由SSEL1、SSEL0選擇，以決定最終進入模塊的時鐘信號BRCLK的分頻。時鐘信號BRCLK送入一個15位的分頻器，通過一系列的硬件控制，最終輸出移出與移進，兩移位寄存器使用的移位位時鐘BITCLK信號，BITCLK信號的產(chǎn)生如圖所示，是分頻器的作用。當計數(shù)器減計數(shù)到“0”時，輸出觸發(fā)器翻轉，送給BITCLK信號。所以BITCLK信號周期的一半就是定時器（分頻計數(shù)器）的定時時間。 接收控制部分與發(fā)送控制部分分別由兩個移位寄存器構成。接收時，當接收到一個完整的數(shù)據(jù)，產(chǎn)生一個信號（URXIFG0=1），表示接收到完整數(shù)據(jù)，可以將此數(shù)據(jù)取

32、走。而在發(fā)送時，當一個數(shù)據(jù)正在發(fā)送過程中，UTXIFG0=1，此時，不能再發(fā)送數(shù)據(jù)，必須等當前數(shù)據(jù)發(fā)送完畢（UTXIFG0=0）時，方可繼續(xù)發(fā)送。 串口接收一般采用中斷方式，而發(fā)送數(shù)據(jù)則多采用主動方式。 MAX3232采用專有低壓差發(fā)送器輸出級[17]，利用雙電荷泵在3.0V至5.5V電源供電時能夠實現(xiàn)真正的RS-232性能，器件僅需四個0.1μF的外部小尺寸電荷泵電容。MAX3232確保在120kbps數(shù)據(jù)速率，同時保持RS-232輸出電平。MAX3232具有二路接收器和二路驅動器，提供1μA關斷模式，有效降低功效并延遲便攜式產(chǎn)品的電池使用壽命。關斷模式下，接收器保持有效狀態(tài)，對外部設備

33、進行監(jiān)測，僅消耗1μA電源電流，MAX3232的引腳、封裝和功能分別與工業(yè)標準MAX242和MAX232兼容。即使工作在高數(shù)據(jù)速率下，MAX3232仍然能保持RS-232標準要求的正負5.0V最小發(fā)送器輸出電壓。 只要輸入電壓在3.0V至5.5V范圍以內(nèi)，即可提供+5.5V（倍壓電荷泵）和-5.5V（反相電荷泵）輸出電壓，電荷泵工作在非連續(xù)模式，一旦輸出電壓低于5.5V，將開啟電荷泵；輸出電壓超過5.5V，即可關閉電荷泵，每個電荷泵需要一個飛容器和一個儲能電容，產(chǎn)生V+和V-的電壓。 MAX3232在最差工作條件下能夠保證120kbps的數(shù)據(jù)速率。通常情況下，能夠工作于235kbps數(shù)據(jù)

34、速率，發(fā)送器可并聯(lián)驅動多個接收器和鼠標。 其引腳圖如圖2.10所示。 圖2.10 MAX3232引腳圖 5)電源管理模塊 此系統(tǒng)選用LP2985對系統(tǒng)進行電源管理。LP2985具有的功能，使得穩(wěn)壓器為各種便攜式應用的理想選擇。 其特點[18]如下。 輸出量： - 1％（一級） - 1.5％（標準級） 電壓范圍寬：最大能到16V。 過流和熱保護。 低壓差：一個PNP合格元件允許負載電流為150mA時的典型壓差為280mV，1 mA時為7mV。 低靜態(tài)電流：允許使用縱向PNP過程，大大低于那些與傳統(tǒng)的橫向PNP穩(wěn)壓器低靜態(tài)電流。 關閉：關閉功能是可用的，當ON/

35、引腳被拉低允許穩(wěn)壓器僅消耗0.01μA。 低ESR電容：穩(wěn)壓器是穩(wěn)定的低ESR電容，允許使用小，價格低廉，陶瓷電容器，在成本敏感的應用。 低噪聲：一個旁路引腳使用10nF的旁路電容允許低噪音操作，有30μV（RMS）的典型輸出噪聲。 小包裝：對于大多數(shù)的空間約束的需求，該穩(wěn)壓器在SOT-23封裝，以及的NanoStar晶圓芯片級封裝，提供了一個更小的熱尺寸和更好電氣特性。 NanoStar封裝技術采用包死，是IC封裝概念的重大突破。 其引腳封裝如圖2.11所示。 圖2.11 LP2985引腳封裝圖 其功能方框圖如圖2.12所示。 圖2.12 LP2958功能方框圖 其推

36、薦工作條件如表2.2。 表2.2 LP2985推薦工作條件表 MIN MAX UINT VIN 電源電壓 16 V VON/ VON/電壓 0 VIN V IOUT 輸出電流 150 mA TJ 虛擬交界處的溫度 -40 125 ℃

37、 3 系統(tǒng)硬件設計與實現(xiàn) 通過硬件電路設計完成對MEMS加速度計對加速度信號進行相關的采集與存儲。依據(jù)這樣的思想，本章對各個部分的電路進行了詳細的分析和設計。 3.1 硬件總體結構設計 硬件電路模塊是記錄儀的核心部件，如圖3.1所示由高頻晶振、單片機、電源管理模塊及異步串行通信接口電路組成。整個系統(tǒng)在控制器(單片機)的作用下完成采集和存儲功能。當系統(tǒng)采樣完畢，等待數(shù)據(jù)的讀出，通過計算機和異步串行通信接口，可以很方便的讀出數(shù)據(jù)并進行處理和顯示。 單片機 被測信號 傳感器 電 源 管 理 高頻晶振 復位電路 電池 RS232接口 計算機 圖3.

38、1 系統(tǒng)硬件結構框圖 系統(tǒng)的工作原理為：加速度記錄儀上電后進入采樣存儲狀態(tài)，通過I2C串口將采集的加速度信息存儲至FLASH中。當存儲滿后，進入待讀數(shù)狀態(tài)。計算機可以通過RS232串口完成對記錄儀的讀數(shù)，并在上位機上完成數(shù)據(jù)的后續(xù)處理與分析。圖3.2為加速度記錄儀的狀態(tài)流程圖。 讀數(shù) 計滿 待讀數(shù)狀態(tài) 采 集 存 儲 態(tài) 接通電源 低功耗 態(tài) 圖3.2 系統(tǒng)原理圖 3.2 加速度信號的采集 本設計選用了Freescale高集成度三軸加速度傳感器MMA8453Q。 它是一款具有14位分辨率的智能低功耗、三軸、電容式微機械加速度傳感器，具有豐富的嵌入式功能

39、，帶有靈活的用戶可編程選項，可以配置多達兩個中斷引腳。嵌入式中斷功能可以節(jié)省整體功耗，解除主處理器不斷輪詢數(shù)據(jù)的負擔。同時具備訪問低通濾波數(shù)據(jù)和高通濾波數(shù)據(jù)的功能，可以將所需數(shù)據(jù)分析降至最低程度，從而實現(xiàn)晃動監(jiān)測和快速的響應。該器件可被配置成利用任意組合可配置嵌入式的功能生成慣性喚醒中斷信號，這就使MMA8453Q在監(jiān)控事件時，在靜止狀態(tài)保持低功耗模式[19]。綜上所述，它完全適應于便攜式節(jié)能產(chǎn)品的檢測。 加速度信號采集電路如圖3.3所示。 圖3.3 信號采集電路 其中R1、R2為上拉電阻，其值是查芯片資料所得。C6、C7、C8起到濾波的作用，其值是查芯片資料所得。 3.2.1

40、I2C總線介紹 單片機與加速度計之間的通信是通過I2C方式。 I2C總線工作原理如下。 I2C總線是由數(shù)據(jù)線SDA和時鐘SCL構成的串行總線，可發(fā)送和接收數(shù)據(jù)。I2C總線上傳送的數(shù)據(jù)信號是廣義的，既包括地址信號，又包括真正的數(shù)據(jù)信號。在CPU與被控IC之間、IC與IC之間進行雙向傳送，最高傳送速率100kbps。各種被控制電路均并聯(lián)在這條總線上，但就像電話機一樣只有撥通各自的號碼才能工作，所以每個電路和模塊都有唯一的地址，在信息的傳輸過程中，I2C總線上并接的每一模塊電路既是主控器（或被控器），又是發(fā)送器（或接收器），這取決于它所要完成的功能。CPU發(fā)出的控制信號分為地址

41、碼和控制量兩部分，地址碼用來選址，即接通需要控制的電路，確定控制的種類；控制量決定該調(diào)整的類別（如對比度、亮度等）及需要調(diào)整的量。這樣，各控制電路雖然掛在同一條總線上，卻彼此獨立，互不相關。 　　I2C總線在傳送數(shù)據(jù)過程中共有三種類型信號，它們分別是：開始信號、結束信號和應答信號。 　　開始信號：SCL為高電平時，SDA由高電平向低電平跳變，開始傳送數(shù)據(jù)。 　　結束信號：SCL為高電平時，SDA由低電平向高電平跳變，結束傳送數(shù)據(jù)。 應答信號：接收數(shù)據(jù)的IC在接收到8bit數(shù)據(jù)后，向發(fā)送數(shù)據(jù)的IC發(fā)出特定的低電平脈沖，表示已收到數(shù)據(jù)。CPU向受控單元發(fā)出一個信號后，等待受控單元發(fā)

42、出一個應答信號，CPU接收到應答信號后，根據(jù)實際情況作出是否繼續(xù)傳遞信號的判斷。若未收到應答信號，由判斷為受控單元出現(xiàn)故障。這些信號中，起始信號是必需的，結束信號和應答信號，都可以不要。 MMA8453Q的I2C時序圖如圖3.4所示。 圖3.4 MMA8453Q I2C時序圖 3.3 電源管理模塊 隨著芯片集成化、模塊化的發(fā)展，電源控制技術也得到足夠的重視。對于系統(tǒng)各部分單獨供電的管理，為系統(tǒng)低功耗的實現(xiàn)提供了保障。當采用電源分支管理時，可以消除無效損耗，達到節(jié)省功耗的目的。 設計時選用電源管理減少了不必要的電流消耗。其具體實現(xiàn)方法為：將外部高頻晶振以及單片機組采用獨立供電的方

43、式，對于各個模塊在不同狀態(tài)下是否需要工作的狀況，選用通過單片機控制各獨立電源的打開與關閉，為其提供電源或者切除電源，從而達到省電的目的。例如：外圍高頻晶振在剛接通電源時不需要工作，通過電源管理就可以關閉其供電電源VCC，當采集存儲時打開，從而避免不必要的電量損耗。 由于系統(tǒng)追求小體積、低功耗，因此對于所用芯片的封裝和功耗都有著嚴格的要求，在滿足功能的前提條件下，電源管理芯片的小體積可以減少其在電路板中的占有空間，因此本系統(tǒng)選用了LP2985。如圖3.5所示為其基本應用圖。 圖3.5 LP2985基本應用電路 LP2985在系統(tǒng)中的連接如下圖3.6所示，采用7.4V電池給LP2985供

44、電，使能端ON/ 控制輸出VOUT，當S1閉合時，LP2985處于工作狀態(tài)，一直輸出電壓VCC，VCC是單片機組及外部高頻晶振的電源。旁路電容C12起到降低噪聲的作用。C13起到濾波作用，提高其穩(wěn)定性。 圖3.6 LP2985連接圖 3.4 復位電路 上電復位電路如圖3.7所示，此處是低電平復位，在復位輸入引腳上接一電阻至VCC端，下接一個電容到地即可。上電復位的工作過程是：在上電時，復位電路給端一個短暫的低電平信號，此低電平信號隨著VCC對電容的充電過程而逐漸上升。系統(tǒng)上電后電容兩端的電壓為0V，單片機復位。C不斷充電，隨著時間增加C兩端的電壓也變大，到達高電平后單片機復位完成，

45、執(zhí)行用戶程序 。此處R4為100k，C11為0.1μF，能滿足要求。 圖3.7復位電路 3.5 外圍晶振選擇 時鐘作為電路的“心臟”，是系統(tǒng)重要的組成部分。此系統(tǒng)在采集信號時采用外部8MHz晶振給系統(tǒng)提供工作時鐘，為此電路外圍晶振選用了Epson公司的芯片SG350SCF-8M[20]。 選用的時鐘芯片性能要穩(wěn)定，并且電流消耗盡可能的小，而電流的消耗一般與供電的范圍有關，SG350SCF-8M的供電范圍為2.7V～3.6V，可以適用于上面選擇的電源管理輸出的3.3V，并且溫度范圍廣。其有一個使能端ST，只有ST有效時，晶振才會輸出8M的時鐘。本設計中，ST端與VCC端直接相連，當

46、系統(tǒng)上電時， ST端為高電平，OUT端就會輸出8M的時鐘供給系統(tǒng)電路。如圖3.8所示，為其連接電路。 圖3.8 SG350SCF-8M連接圖 3.6 存儲模塊 圖3.9存儲模塊 由于K9FIG08的命令，地址，數(shù)據(jù)共用8條IO線，只通過ALE和CLE兩根控制線來指示當前IO線上的操作類型，因此，MSP430F1611與K9FlG08的接口連接比較簡單。設計中A7連接Flash的命令鎖存使能端（CLE），P1.1連接Flash的地址鎖存使能端（ALE），A6與Flash的片選（）相連，它在整個Flash訪問期間必須有效，A4與Flash的R/端相連，通過讀取該信號的狀態(tài)，判斷F

47、lash是處于擦除，編程或隨機讀操作的忙狀態(tài)。Flash還帶有一個寫保護（）端，用來防止Flash被意外的編程和擦除。 3.7 異步串行通信模塊的設計 3.7.1 異步串行通信介紹 電子工業(yè)協(xié)會(EIA，Electronic Industry Association)推薦的RS-232標準，是一種常用的串行數(shù)據(jù)傳輸總線標準。UART(通用異步收發(fā)器/串口/RS-232)，早期它被應用于計算機與終端通過電話線和MODEM進行遠距離的數(shù)據(jù)傳輸，隨著計算機和微控制器的發(fā)展，近距離也采用該通信方式。目前UART是PC機與電子通信中應用最廣泛的一種串行接口，RS-232被定義為一種在低速率串行

48、通信中增加通信距離的單端標準。 串行通信是指將構成字符的每個二進制數(shù)據(jù)位，依據(jù)一定的順序逐位進行傳送的通信方法。在串行通信中，有兩種基本的通信方式：異步通信和同步通信。 異步通信數(shù)據(jù)幀的第一位是開始位，在通信線上沒有數(shù)據(jù)傳送時處于邏輯“1”狀態(tài)。當發(fā)送設備要發(fā)送一個字符數(shù)據(jù)時，首先發(fā)出一個邏輯“0”信號，這個邏輯低電平就是起始位。起始位通過通信線傳向接收設備，當接收設備檢測到這個邏輯低電平后，就開始準備接收數(shù)據(jù)位信號。因此，起始位所起的作用就是表示字符傳送開始。 當接收設備收到起始位后，緊接著就會收到數(shù)據(jù)位。數(shù)據(jù)位的個數(shù)可以是5，6，7或8位的數(shù)據(jù)。在字符數(shù)據(jù)傳送過程中，數(shù)據(jù)位從最低位開

49、始傳輸。數(shù)據(jù)發(fā)送完之后，可以發(fā)送奇偶校驗位。奇偶校驗位用于有限差錯檢測，通信雙方在通信時需約定一致的奇偶校驗方式。就數(shù)據(jù)傳送而言，奇偶校驗位是冗余位，但它表示數(shù)據(jù)的一種性質(zhì)，這種性質(zhì)用于檢錯，雖有限但很容易實現(xiàn)。在奇偶位或數(shù)據(jù)位之后發(fā)送的是停止位，可以是1位、1.5位或2位。停止位是一個字符數(shù)據(jù)的結束標志。 3.7.2 通信接口電路 本系統(tǒng)通信接口電路圖如圖3.9所示。 圖3.9 異步串行通信接口 其中在管腳C1+、C1-、C2+、C2-、V+和V-處分別放置0.1μF 的電容實現(xiàn)充電作用，以滿足相應的充電泵的要求。管腳T1OUT、T1lN、R1OUT和R1lN分別是RS232轉

50、換的輸入與輸出腳，實現(xiàn)單片機的TTL電平與上位機的接口電平的轉換。為減小輸入端受到的干擾，還需在芯片的電源輸入管腳處加一個0.1μF的電容來實現(xiàn)濾波。 如圖3.10為RS232協(xié)議的9芯接口。 圖3.10 RS232協(xié)議的9芯接口 9芯接口定義如表3.1所示。 表3.1 9芯接口定義表 引腳 縮寫符 ITU-T DCE方向 說明 1 DCO 109 輸出 接收線信號檢測 2 RXD 104 輸出 接收數(shù)據(jù) 3 TXD 103 輸入 發(fā)送數(shù)據(jù) 4 DTR 108 輸入 數(shù)據(jù)終端就緒 5 GND 102 信號線 6

51、DSR 107 輸出 數(shù)據(jù)裝置就緒 7 RTS 105 輸入 請求發(fā)送 8 CTS 106 輸出 清除請求 9 RI 125 輸出 振鈴提示 3.8 電路圖 加速度記錄儀的原理圖與PCB圖如附錄A、附錄B。 4 系統(tǒng)軟件設計與調(diào)試問題分析 4.1 應用開發(fā)軟件概述 IAR Embedded Workbench for MSP430支持MSP430、MSP430X系列，能產(chǎn)生非常緊湊、高效的代碼。標準版包含各種硬件調(diào)試系統(tǒng)、RTOS的插件。IAR嵌入式工作平臺Embedded Workbench為開發(fā)不同的MSP430目

52、標處理器項目提供了強有力的開發(fā)環(huán)境，并為每一種目標處理器提供工具選擇。因此Workbench為開發(fā)和管理MSP430嵌入式應用程序提供了極大便利。 IAR Embedded Workbench工具的關鍵組成[21]：帶項目管理器和編輯器的集成開發(fā)環(huán)境；高度優(yōu)化的MSP430 C/C++編譯器；集成所有MSP430芯片包括MSP430X的配置文件；帶完整源代碼的Run-time庫；MSP430匯編器；鏈接器和庫工具；帶MSP430模擬器和RTOS內(nèi)核識別調(diào)試插件的C-SPY調(diào)試器；MSP430代碼例程；用戶參考手冊，印刷版以及PDF電子版；用戶參考手冊，印刷版以及PDF電子版；在線幫助。 本

53、系統(tǒng)在開發(fā)設計時選用了IAR Embedded Workbench for MSP430 V4.10E版本，其內(nèi)部包含了MSP430系列的所有產(chǎn)品型號，可以實現(xiàn)JTAG與USB的在線仿真。 4.2 軟件設計 基于MEMS加速度計的記錄儀以TI公司低功耗、高性能MSP430微處理器為核心部分，實現(xiàn)對加速度的采集、存儲，以及將所測數(shù)據(jù)提交給計算機的。其工作的過程是通過單片機內(nèi)的程序來實現(xiàn)的，主要有以下幾部分： 1)實現(xiàn)定時 此部分程序的功能：根據(jù)系統(tǒng)功能要求的不同，在不同的程序段作不同的定時。 2)實現(xiàn)信號的采集 此部分程序的功能：控制MEMS加速度計MMA8453Q，實現(xiàn)對加速度信

54、號的采集。 3)實現(xiàn)數(shù)據(jù)的存儲 此部分程序的功能：將采集到的數(shù)據(jù)存入外接的存儲器，以備后期的處理和分析。 4)異步串行通訊中單片機部分(下位機)的實現(xiàn) 此部分程序的功能：單片機通過異步串行通訊電路實現(xiàn)與上位機之間的通信，并完成上位機發(fā)送的發(fā)送數(shù)據(jù)或者電路編程的命令。 4.3 單片機的程序設計 1. 系統(tǒng)主流程圖 開始 關閉看門狗 系統(tǒng)初始化 向存儲器寫入數(shù)據(jù) 數(shù)據(jù)寫入完畢 進入低功耗模式 Y N 讀取采集的數(shù)據(jù) 圖4.1 系統(tǒng)主流程圖 2. 數(shù)據(jù)采集 1) 數(shù)據(jù)采集流程圖如圖4.2所示。 開始 配置加速度計 加速度計清零 開啟加速度計

55、，開始采集數(shù)據(jù) 讀取加速度計中的值 將數(shù)據(jù)存入存儲器 圖4.2 數(shù)據(jù)采集流程圖 2） 數(shù)據(jù)采集的部分程序。 --------------通過I2C對加速度計進行配置--------------- STPW1 BIT.B #UCTXSTP，&UCB0CTL1 ；判斷UCTXSTP是否為0，是的則開始通信，否則等待清零 JC STPW1 BIS.B #UCTR+UCTXSTT，&UCB0CTL1 ；開始寫 MOV.B #0EH，&UCB0TXBUF ；往加速度計寄存器0EH寫入00H SH11 BIT.B #UCB

56、0TXIFG，&IFG2 ；等待發(fā)送完畢 JNC SH11 MOV.B #00H，&UCB0TXBUF ；設定量程為2g SH12 BIT.B #UCB0TXIFG，&IFG2 ；等待發(fā)送完畢 JNC SH12 BIS.B #UCTXSTP，&UCB0CTL1 ；寫結束 BIC.B #UCB0TXIFG，&IFG2 ；清除UCB0TXIFG中斷 NOP NOP STPW3 BIT.B #UCTX

57、STP，&UCB0CTL1 ；判斷UCTXSTP是否為0，是的則開始通信，否則等待清零 JC STPW3 BIS.B #UCTR+UCTXSTT，&UCB0CTL1 ；開始寫 MOV.B #1DH，&UCB0TXBUF ；往加速度計寄存器1DH寫入10H SH31 BIT.B #UCB0TXIFG，&IFG2 ；等待發(fā)送完畢 JNC SH31 MOV.B #10H，&UCB0TXBUF ；事件標志鎖存使能 SH32 BIT.B #UCB0TXIFG，&IFG2

58、 ；等待發(fā)送完畢 JNC SH32 BIS.B #UCTXSTP，&UCB0CTL1 ；寫結束 BIC.B #UCB0TXIFG，&IFG2 ；清除UCB0TXIFG中斷 NOP NOP STPW5 BIT.B #UCTXSTP，&UCB0CTL1 ；判斷UCTXSTP是否為0，是的則開始通信，否則等待清零 JC STPW5 BIS.B #UCTR+UCTXSTT，&UCB0CTL1 ；開始寫 MOV.B #14

59、H，&UCB0TXBUF ；往加速度計寄存器14H寫入84H SH51 BIT.B #UCB0TXIFG，&IFG2 ；等待發(fā)送完畢 JNC SH51 MOV.B #84H，&UCB0TXBUF ；Hysteresis14 SH52 BIT.B #UCB0TXIFG，&IFG2 ；等待發(fā)送完畢 JNC SH52 BIS.B #UCTXSTP，&UCB0CTL1 ；寫結束 BIC.B #UCB0TXIFG，&IFG2 ；清除UCB0TXIFG中斷 N

60、OP NOP STPW6 BIT.B #UCTXSTP，&UCB0CTL1 ；判斷UCTXSTP是否為0，是的則開始通信，否則等待清零 JC STPW6 BIS.B #UCTR+UCTXSTT，&UCB0CTL1 ；開始寫 MOV.B #2BH，&UCB0TXBUF ；往加速度計寄存器2BH寫入03H SH61 BIT.B #UCB0TXIFG，&IFG2 ；等待發(fā)送完畢 JNC SH61 MOV.B #03H，&UCB0TXBUF ；設置低功耗模式 SH62

61、 BIT.B #UCB0TXIFG，&IFG2 ；等待發(fā)送完畢 JNC SH62 BIS.B #UCTXSTP，&UCB0CTL1 ；寫結束 BIC.B #UCB0TXIFG，&IFG2 ；清除UCB0TXIFG中斷 NOP NOP STPW8 BIT.B #UCTXSTP，&UCB0CTL1 ；判斷UCTXSTP是否為0，是的則開始通信，否則等待清零 JC STPW8 BIS.B #UCTR+UCTXSTT，&UCB0CTL1 ；開始寫 MOV.

62、B #12H，&UCB0TXBUF ；往加速度計寄存器12H寫入5EH SH81 BIT.B #UCB0TXIFG，&IFG2 ；等待發(fā)送完畢 JNC SH81 MOV.B #5EH，&UCB0TXBUF ；延時15S SH82 BIT.B #UCB0TXIFG，&IFG2 ；等待發(fā)送完畢 JNC SH82 BIS.B #UCTXSTP，&UCB0CTL1 ；寫結束 BIC.B #UCB0TXIFG，&IFG2 ；清除UCB0TXIFG中斷 NOP

63、 NOP STPW9 BIT.B #UCTXSTP，&UCB0CTL1 ；判斷UCTXSTP是否為0，是的則開始通信，否則等待清零 JC STPW9 BIS.B #UCTR+UCTXSTT，&UCB0CTL1 ；開始寫 MOV.B #2AH，&UCB0TXBUF ；往加速度計寄存器2AH寫入F0H SH91 BIT.B #UCB0TXIFG，&IFG2 ；等待發(fā)送完畢 JNC SH91 MOV.B #F0H，&UCB0TXBUF ；數(shù)據(jù)寄存器的設置 SH92 BIT.B #

64、UCB0TXIFG，&IFG2 ；等待發(fā)送完畢 JNC SH92 BIS.B #UCTXSTP，&UCB0CTL1 ；寫結束 BIC.B #UCB0TXIFG，&IFG2 ；清除UCB0TXIFG中斷 NOP NOP 3. 數(shù)據(jù)存儲 1）數(shù)據(jù)存儲流程圖如圖4.3所示。 開始 寫入80h 寫地址 寫數(shù)據(jù) 寫入10h 讀寄存器狀態(tài) R/=1? NO Yes 程序結束 圖4.3 數(shù)據(jù)存儲流程圖 2) 存儲器擦除流程圖如圖4.4所示。 開始 寫入60h 寫入塊地址 寫入D0h 讀寄

65、存器狀態(tài) R/=1? NO Yes 擦除結束 圖4.4 擦除流程圖 3) 讀取存儲器中數(shù)據(jù)流程圖如圖4.5所示。 開始 寫00h 寫入地址 寫入30h 讀數(shù)據(jù) 確定ECC NO Yes 一頁讀完 回收錯誤 圖4.5 讀數(shù)流程圖 4）數(shù)據(jù)存儲部分程序。 #define WPn_C (P1OUT&=~BIT1) //Flash寫保護 低有效 #define WPn_S (P1OUT|= BIT1) #define WEn_M_C (P1OUT&=~BIT2) #define WEN_M_S (P1OUT|= BIT2) #d

66、efine ALE_M_C (P1OUT&=~BIT3) //Flash地址命令 使能 #define ALE_M_S (P1OUT|= BIT3) #define CLE_M_C (P6OUT&=~BIT4) //Flash命令 使能 #define CLE_M_S (P6OUT|= BIT4) #define CE_M_C (P6OUT&=~BIT5) #define CE_M_S (P6OUT|= BIT5) #define REn_M_C (P6OUT&=~BIT6) #define REn_M_S (P6OUT|= BIT6) #define R/B_M_C (P6OUT&=~BIT7) #define R/B_M_S (P6OUT|= BIT7) void ERE_TF(void) //擦除整個存儲器 ERASE Total Fla