N計算機硬件技術基礎第2章.ppt

《N計算機硬件技術基礎第2章.ppt》由會員分享，可在線閱讀，更多相關《N計算機硬件技術基礎第2章.ppt（46頁珍藏版）》請在裝配圖網(wǎng)上搜索。

上課公用信息郵箱：上面有講課PPT,Email:tju101@Password:tju101tju101,第2章微處理器,,2.1節(jié)微處理器的基本知識,一、微處理器的發(fā)展歷程（書上P26）1.Intel公司的CPU是主流。2.字長：4位、8位、16位、32位和64位,二、微處理器的組成,1.控制器①指令寄存器②指令譯瑪器③時序和邏輯控制單元主要功能就是取出指令，分析執(zhí)行，并對個主要部件進行運行控制。注：程序計數(shù)器PC是記錄了當前執(zhí)行位置小部件。,,2.運算器(ArithmeticLogicUnit)用于算術邏輯運算。算術運算用于處理數(shù)字，邏輯運算用于處理字符。3.寄存器：主要用于臨時存放程序運行的各種中間數(shù)據(jù)。分為兩大類。,,①第一類用戶不可以訪問的寄存器稱為內(nèi)部專用寄存器。對用戶透明的。例如：指令寄存器，專門用于存放取出的指令。它在內(nèi)部工作，用戶不可干預。②第二類是用戶可以訪問寄存器主要是通過編程來使用這些寄存器，又稱,,為可編程寄存器。以Intel的8086CPU為例這些可編程寄存器還可以分為三大組。a.通用寄存器組?？梢源娣湃魏晤愋偷呐R時數(shù)據(jù)。其中部分寄存器在乘除運算充當關鍵角色。,,b.地址寄存器除了可以存放臨時數(shù)據(jù)，其中部分寄存器可以存放地址用于指令的尋址操作。c.標志寄存器（FlagRegister)用于保存程序的各種運行狀態(tài)。（例：溢出）又稱為ProgramStatusWord，狀態(tài)寄存器。,,注：8086CPU一共有14個用戶可訪問的寄存器。,三、8086CPU的內(nèi)部結構,1.從功能上分為兩個部件。①執(zhí)行單元（ExecutingUnit)主要指令的分析，運算執(zhí)行。②總線接口單元(BusInterfaceUnit)主要負責與外部進行數(shù)據(jù)交換。詳見：P29圖2.18086CPU內(nèi)部結構框圖,四、微處理器的工作模式,8086/8088的硬件工作模式這是指硬件工作模式。由引腳跳線決定。①最小模式：單CPU模式②最大模式：多CPU模式。注：多CPU模式主要是用來增加協(xié)處理器,2.8086及以上的軟件工作模式,①8086只有實模式②80286有實模式和保護模式兩種③80386有實模式、保護模式和虛擬86三種注：引進不同模式主要是CPU構造特別是地址線引腳數(shù)量的變化。模式用軟件切換。,補充：8086與8088區(qū)別,①外部數(shù)據(jù)總線寬度。a.808616位數(shù)據(jù)總線寬：D15–D0b.80888位數(shù)據(jù)總線寬：D7–D0②總線接口單元BIU中指令隊列長度不同。a.80866字節(jié)b.80884字節(jié),五、微處理器的指令系統(tǒng),1.定義指令就是指控制計算機執(zhí)行某種操作的命令，也稱為機器指令。我們將一臺計算機中所有機器指令的集合，稱為這臺計算機的指令系統(tǒng)。,,2.指令助記符。①.最早的指令用二進制代碼來表示。②.后來用簡單的英文縮寫來表示。注：兩者之間的關系，類似于Internet的IP地址和域名關系。,3.指令操作碼和操作數(shù),指令有一個操作碼和若干個操作數(shù)組成。例如：ADDAX,1234H①.操作碼表示完成的動作功能。用助記符表示。這里ADD表示做加法。②.操作數(shù)表示動作的對象。這里有兩個,,(a)源操作數(shù)：1234H只提供參與運算的數(shù)據(jù)來源(b)目的操作數(shù)：AX目的操作數(shù)除了參與運算以外，還負責保存運算結果。AX+1234?AX（目的操作數(shù)）,4.指令的分類（詳細見書上P31-P35,①數(shù)據(jù)傳送指令②算術運算指令③邏輯運算和移位指令④字符串操作指令⑤控制轉移指令⑥處理器控制指令,六、微處理器的轉接口(Socket),1.Socket370奔騰３(P3)2.Socket478奔騰４(P4)3.LGA775（SocketT）P4，P4EE，CeleronD4.LGA1156（SocketH）Core，Core2,2.2節(jié)微處理器技術,一、流水線技術１.指令流水線（InstructionsPipeline）將指令的執(zhí)行過程分為可獨立執(zhí)行的多個子過程，各個子過程都可以在一個專門的操作部件上完成，各個部件可以同時工作。（并行概念）２.指令流水線結構圖（P41圖2.13),①早期的CPU指令的順序執(zhí)行,②重疊進行的取指令和執(zhí)行操作,二、動態(tài)執(zhí)行技術,指提高并行處理能力的一系列技術總稱。１.亂序執(zhí)行（out-of-orderexecution）是指CPU允許將多條指令不按程序規(guī)定的順序，而是按系統(tǒng)實際情況。分開發(fā)送給各相應電路單元處理的技術。它將能提前執(zhí)行的指令立即發(fā)送給相應電路單元執(zhí)行，在這期間不按規(guī)定順序執(zhí)行指令，然后重新將各執(zhí)行單元結果按指令順序重新排列。（注：這和考試中先做會做的題目極其相似）,2.分枝預測和推測執(zhí)行技術,①分支預測（BranchPrediction)指在指令結果出來前預測指令是否產(chǎn)生分支轉移。②推測執(zhí)行(SpeculationExecution)指在分支預測后，進行的推測執(zhí)行。注：預測執(zhí)行的本質(zhì)是避免流水線空閑。假如預測錯誤，需要額外幾個時鐘周期刷新流水線。,三、多內(nèi)核技術,多內(nèi)核是指在一枚處理器中集成兩個或多個完整的計算核心注1：實際上不是想象中的把多個核心封裝在一起那么簡單。因為這多個核心之間要交換信息，而不是完全相互獨立隔絕的。這就涉及到最致命的內(nèi)部總線公用問題。,四、多媒體和超線程技術,1.MMX技術(MultiMediaExtension)①針對windows圖形界面的興起，增加了57條多媒體指令。②其關鍵技術是單指令多數(shù)據(jù)。適合處理圖形的填充處理。,2、SSE技術,①單指令多數(shù)據(jù)的擴展。（StreamingSingleinstructionmultipledata-Extensions)②在MMX基礎上增加了70條指令。③增加了指令用于圖形圖像處理的浮點運算操作。主要是為了3D動畫。,,④使得多媒體信號的軟件解壓縮碼成為可能。注：在這個之前，處理聲音、視頻信號都需要硬件來完成的。⑤SSE2,SSE3和SSE4,3.超線程技術,①定義：是一種利用特殊的硬件技術，將物理處理器分成邏輯處理器單元的技術。一個物理處理器，虛擬成兩個處理內(nèi)核。又稱為邏輯雙核處理器。,,②進程與線程。a.進程：當多個任務共同執(zhí)行時，一個程序按多任務進行組織。系統(tǒng)要為不同任務生成一個程序的多個拷貝。使得這些任務得以并行執(zhí)行，這些任務的拷貝就是進程。,,注1：進程是同一程序的不同體現(xiàn)，并且能并發(fā)執(zhí)行。各進程間的指令是獨立的。注2.進程是計算機系統(tǒng)中分配和管理資源的單位。注3.進程的特征書上P45,,注4：每個進程都可以對系統(tǒng)資源（CPU，MEM，IO）等支配。仿佛是獨占的，稱為進程虛擬機。,b.線程,注1.進程內(nèi)的基本調(diào)度和分配單位。它是指可以和其他進程共享的資源。（Active概念）注2：線程是進程共享的資源。原來是采用分時輪流使用的方式。,③.超線程(Hyper-Threading),a.超線程技術就是利用特殊的硬件指令，把兩個邏輯內(nèi)核模擬成兩個物理芯片，讓單個處理器都能使用線程級并行計算，進而兼容多線程操作系統(tǒng)和軟件，減少了CPU的閑置時間，提高CPU的運行效率。b.超線程改變了線程分享概念，仿佛是獨占了一個線程（CPU資源）。（邏輯獨占）,,c.超線程技術理論上，在一個CPU內(nèi)部可以像兩顆CPU一樣在同一時間執(zhí)行兩個線程，P4處理器需要多加入一個LogicalCPUPointer（邏輯處理單元指針）。因此新的P4超線程die的面積比老的P4增大了5%。而其余部分如ALU（整數(shù)運算單元）、FPU（浮點運算單元）、L2Cache（二級緩存）則保持不變，這些部分是被分享的。,,d.雖然采用超線程技術能同時執(zhí)行兩個線程，但它并不象兩個真正的CPU那樣，每個CPU都具有獨立的資源。當兩個線程要同時需要某些共享的資源時，其中一個還是要暫停，并讓出資源，直到這些資源閑置后才能繼續(xù)。因此超線程的性能并不等于兩顆CPU的性能。,五、RISC技術,1.復雜指令集計算CISC（ComplexInstructionSetComputing）①在CISC微處理器中，指令數(shù)量很多，編程很方便。幾乎每種想要的操作都有現(xiàn)成的指令可供使用。一般的指令系統(tǒng)都有幾百條指令。,②CISC特點,a.指令代碼長短不一致。執(zhí)行時間周期也不一樣。b.程序設計方便，相對比較短小，功能強大。c.在80%的工作情況下，只使用其中20%的指令。只在20%的情況下，才使用其余80%的指令。注：多流水線的出現(xiàn)，這個大小不一成了問題。,２.精簡指令集計算RISC,(ReducedInstructionSetComputing)①只使用占20%的使用率達80%的常用指令。②精簡其余80%的不常用指令。③硬件簡化，優(yōu)化。(IntelCPU不是完全RISC),3、RISC技術要點,①精簡了指令數(shù)目。用多條指令完成復雜指令的功能。②統(tǒng)一指令的長度簡化的譯碼，便于流水線操作。③增加了寄存器數(shù)量簡化了指令尋找操作數(shù)的尋址方式。,,④優(yōu)化了指令流水線技術。指令結構簡單，指令長度固定，尋址方式簡單，執(zhí)行時間一致，為優(yōu)化指令的流水線結構提供了可能。注：常用的IntelCPU不是純RISC。,補充：PowerPC,1.IBM公司在MCA結構的PS/2系統(tǒng)失敗后。被迫退出PC市場后，1991年再和Apple、Motorola結盟。2.Motorola生產(chǎn)的采用RISC結構的CPU，用于和奔騰競爭。3.技術上先進。市場很失敗的東西。,,4.目前在中檔以上服務器中普遍采用RISC指令系統(tǒng)的CPU，特別是高檔服務器全都采用RISC指令系統(tǒng)的CPU。5.RISC指令系統(tǒng)更加適合高檔服務器的操作系統(tǒng)UNIX，現(xiàn)在Linux也屬于類似UNIX的操作系統(tǒng)。6.RISC型CPU與Intel和AMD的CPU在軟件和硬件上都不兼容。,,7.目前在中高檔服務器中采用RISC指令的CPU主要有以下幾類：PowerPC處理器、SPARC處理器、PA-RISC處理器、MIPS處理器、Alpha處理器。,2.3節(jié)典型微處理器,一、Intel微處理器二、AMD微處理器,2.4節(jié)CPU的編號識別與性能測試,①②③④⑤⑥⑦,