懸掛運動控制系統(tǒng)的設(shè)計

懸掛運動控制系統(tǒng)的設(shè)計,懸掛,吊掛,運動,控制系統(tǒng),設(shè)計 介紹AT89C52 功能特性概述： AT89C52是美國ATMEL公司生產(chǎn)的低電壓,高性能CMOS 8位單片機(jī),片內(nèi)含8k bytes的可反復(fù)擦寫的只讀程序存儲器（PEROM）和256 bytes的隨機(jī)存取數(shù)據(jù)存儲器（RAM），器件采用ATMEL公司的高密度、非易失性存儲技術(shù)生產(chǎn)，與標(biāo)準(zhǔn)MCS-51指令系統(tǒng)及8058產(chǎn)品引腳兼容，片內(nèi)置通用8位中央處理器（CPU）和Flash存儲單元，功能強(qiáng)大AT89C52單片機(jī)適合于許多較為復(fù)雜控制應(yīng)用場合。 AT89C52提供以下標(biāo)準(zhǔn)功能：8k字節(jié)Flash閃速存儲器，256字節(jié)內(nèi)部RAM，32個I/O口線，3個16位定時/計數(shù)器，一個6向量兩級中斷結(jié)構(gòu)，一個全雙工串行通信口，片內(nèi)振蕩器及時鐘電路。同時，AT89C52可降至0Hz的靜態(tài)邏輯操作，并支持兩種軟件可選的節(jié)電工作模式?？臻e方式停止CPU的工作，但允許RAM，定時/計數(shù)器，串行通信口及中斷系統(tǒng)繼續(xù)工作。掉電方式保存RAM中的內(nèi)容，但振蕩器停止工作并禁止其它所有部件工作直到下一個硬件復(fù)位。 引腳功能說明 Vcc：電源電壓 GND：地 P0口：P0口是一組8位漏極開路型雙向I/O口，也即地址/數(shù)據(jù)總線復(fù)用口。作為輸出口用時，每位能吸收電流的方式驅(qū)動8個TTL邏輯門電路，對端口P0寫“1”時，可作為高陰抗輸入端用。 在訪問外部數(shù)據(jù)存儲器或程序存儲器時，這組口線分時轉(zhuǎn)換地址（低8位）和數(shù)據(jù)總線復(fù)用，在訪問期間激活內(nèi)部上拉電阻。 在Flash編程時，P0口接收指令字節(jié)，而在程序校驗時，輸出指令字節(jié)，校驗時，要求外接上拉電阻。 P1口：P1是一個帶內(nèi)部上拉電阻的8位雙向I/O口，P1的輸出緩沖可驅(qū)動（吸收或輸出電流）4個TTL邏輯門電路。對端口寫“1”，通過內(nèi)部的上拉電阻把端口拉到高電平，此時可作輸入口。作輸入口使用時，因為內(nèi)部存在上拉電阻，某個引腳被外部信號拉低時會輸出一個電流（IIL）。 與AT89C51不同之處是，P1.0和P1.1還可分別作為定時/計數(shù)器2的外部計數(shù)輸入（P1.0/T2）和輸入（P1.1/T2EX）。 Flash編程和程序校驗期間，P1接收低收入位地址。 P2口：P2是一個帶有內(nèi)部上拉電阻的8位雙向I/O口，P2的輸出緩沖級可驅(qū)動（吸收或輸出電流）4個TTL邏輯門電路。對端口P2寫“1”，通過內(nèi)部的上拉電阻把端口拉到高電平，此時可作輸入口，作輸入口使用時，因為內(nèi)部存在上拉電阻，某個引腳被外部信號拉低時會輸出一個電流（IIL）。 在訪問外部程序存儲器或16位地址的外部數(shù)據(jù)存儲器（例如執(zhí)行MOVX@DPTR指令）時，P2口送出高8位地址數(shù)據(jù)。在訪問8位地址的外部數(shù)據(jù)存儲器（如執(zhí)行MOVX@RI指令）時，P2口輸出鎖存器的內(nèi)容。 Flash編程或校驗時，P2亦接收高位地址和一些控制信號。 P3口：P3口是一組帶有內(nèi)部上拉電阻的8位雙向I/O口。P3口輸出緩沖級可驅(qū)動（吸收或輸出電流）4個TTL邏輯電路。對P3口寫入“1”時，它們被內(nèi)部上拉電阻拉高并可作為輸入端口。此時，被外部低的P3口將用上拉電阻輸出電流（IIL）。 P3口除了作為一般的I/O口線外，更重要的用途是它的第二功能，如下所示： P3.0 RXD（串行輸入口） P3.1 TXD（串行輸出口） P3.2 （外中斷0） P3.3 （外中斷1） P3.4 T0 （定時/計數(shù)器0） P3.5 T1 （定時/計數(shù)器1） P3.6 （外部數(shù)據(jù)存儲器寫選通） P3.7 （外部數(shù)據(jù)存儲器讀選通） 此外，P3口還接收一些用于Flash閃速存儲器編和程序校驗的控制信號。 RST：復(fù)位輸入。當(dāng)振蕩器工作時，RST引腳出現(xiàn)兩個機(jī)器周期以上高電平將使單片機(jī)復(fù)位。 ALE/：當(dāng)訪問外部程序存儲器或數(shù)據(jù)存儲器時，ALE（地址鎖存允許）輸出脈沖用于鎖存地址的低8位字節(jié)。一般情況下，ALE仍以時鐘振蕩頻率的1/6輸出固定的脈沖信號。一般情況下，ALE仍以時鐘振蕩頻率的1/6輸出固定的脈沖信號，因此它可對外輸出時鐘或用于定時目的。要注意的是：每當(dāng)訪問外部數(shù)據(jù)存儲器時將跳過一個ALE脈沖。 對Flash存儲器編程期間，該引腳還用于輸入編程脈沖（PROG）。 如有必要，可通過支特殊功能寄存器（SFR）區(qū)中的8EH單元的D0位置位，可禁止ALE操作。該位置位后，只有一條MOVX和MOVC指令才能將ALE激活。此外，該引腳會被微弱拉高，單片機(jī)執(zhí)行外部程序時，應(yīng)設(shè)置ALE禁止位無效。 ：程序儲存允許（）輸出是外部程序存儲器的讀選通信號，當(dāng)AT89C52由外部程序存儲器取指令（或數(shù)據(jù)）時，每個機(jī)器周期兩次有效，即輸出兩個脈沖。在此期間，當(dāng)訪問外部數(shù)據(jù)存儲器，將跳過兩次信號。 /VPP：外部訪問允許。欲使CPU公訪問外部程序存儲器（地址為0000H-FFFFH），端必須保持低電平（接地）。需注意的是：如果加密位LB1被編程，復(fù)位時內(nèi)部會鎖存EA端態(tài)。 如EA端為高電平（接Vcc端），CPU則執(zhí)行內(nèi)部程序存儲器中的指令。 Flash存儲器編程時，該引腳加上+12V的編程允許電源Vpp，當(dāng)然這必須是該項器件是使用12V編程電壓Vpp。 XTAL1：振蕩器反相放大器的及內(nèi)部時鐘發(fā)生器的輸入端。 XTAL2；振蕩器反相放大器的輸入出端。 特殊功能寄存器： 在AT89C52片內(nèi)存儲器中，80H-FFH共128個單無為特殊功能寄存器（SFR）。 并非所有的地址都被定義，從80H-FFH共128個字節(jié)只有一部分被定義，還有相當(dāng)一部分沒有定義。對沒有定義的單元讀寫將是無效的，讀出的數(shù)值將不確定，而寫入的數(shù)據(jù)也將丟失。 不應(yīng)將數(shù)據(jù)“1”寫入未定義的單元，由于這些單元在將來的產(chǎn)品中可能賦予新的功能，在這種情況下，復(fù)位后這些單元數(shù)值總是“0”。 AT89C52除了與AT89C51所有的定時/計數(shù)器0和定時/計數(shù)器1外，還增加了一個定時/計數(shù)器2。定時/計數(shù)器2的控制和狀態(tài)位位于T2CON，T2MOD，寄存器對（RCA02H、RCAP2L）是定時器2在16位捕獲方式或16位自動重裝載方式下的捕獲/自動重裝載寄存器。 中斷寄存器： AT89C52有6個中斷源，2個中斷優(yōu)先級，IE寄存器控制各中斷位，IP寄存器中6個中斷源的每一個可定為2個優(yōu)先級。 數(shù)據(jù)存儲器： AT89C52有256個字節(jié)的內(nèi)部RAM，80H-FFH高128個字節(jié)與特殊功能寄存器（SFR）地址是重疊的，也就是高128字節(jié)的RAM和特殊功能寄存器的地址是相同的，但物理上它們是分開的。 當(dāng)一條指令訪問7FH以上的內(nèi)部地址單元時，指令中使用的尋址方式是不同的，也即尋址方式塊是訪問高128字節(jié)RAM還是訪問特殊功能寄存器。如果指令是直接尋址方式則為訪問特殊功能寄存器。 例如，下面的直接尋址指令訪問特殊功能寄存器0A0H（即P2口）地址單無。 MOV 0A0H，#data 間接尋址指令訪問高128字節(jié)RAM，例如，下面的間接尋址指令中，R0的內(nèi)容為0A0H，則訪問數(shù)據(jù)字節(jié)地址為0A0H，而不是P2口（0A0H）。 MOV·R0，#data 堆棧操作也是間接尋址方式，所以，高128位數(shù)據(jù)RAM亦作為堆棧區(qū)使用。 定時器0和定時器1： AT89C52的定時器0和定時器1的工作方式與AT89C51相同。 定時器2： 定時器2是一個16位定時/計數(shù)器。它既或當(dāng)定時器使用，也可作為外部事件計數(shù)器使用，其工作方式由特殊功能寄存器T2CON的C/T2位選擇。定時器2有三種工作方式：捕獲方式，自動重裝載（向上或向下計數(shù)）方式和波物率發(fā)生器方式，工作方式由T2CON的控制位來選擇。 定時器2由兩個8位寄存器TH2和TL2組成，在定時器工作方式中，每個機(jī)器周期TL2寄存器的值加1，由于一個機(jī)器周期由12個振蕩時鐘構(gòu)成，因此，計數(shù)速率為振蕩頻率1/12。 在計數(shù)工作方式時，當(dāng)T2引腳上外部輸入信號產(chǎn)生由1至0的下降沿時，寄存器的值加工能力，在這種工作方式下，每個機(jī)器周期的5SP2期間，對外部輸入進(jìn)行采樣。若在第一個機(jī)器周期中采到的值為了，而在下一個機(jī)器周期中采到的值為0，則在緊跟著的下一個周期的S3P1期間寄存器加工能力。由于識別1至誠的跳變需要2個機(jī)器周期（24個振蕩周期），因此，最高計數(shù)速率為振蕩頻率的1/24。為確保采樣的正確性，要求輸入的電平在變化前至少保持一個完整周期的時間，以保證輸入信號到少被采樣一次。 出 自http://www.scmgroup.com/private/bin/indice/catalogo;jsessionid=FGAIKAPIJDLA?locale=en&marchioId=SCM