FPGAQuartus2宏功能模塊應用.ppt

《FPGAQuartus2宏功能模塊應用.ppt》由會員分享，可在線閱讀，更多相關《FPGAQuartus2宏功能模塊應用.ppt（84頁珍藏版）》請在裝配圖網(wǎng)上搜索。

EDA技術及其應用 第4章宏功能模塊應用 4 1流水線乘法累加器設計 4 1 1電路結構與工作原理 圖3 1流水線乘法累加器頂層設計 4 1流水線乘法累加器設計 4 1 2電路結構與工作原理 圖3 2定制新的宏功能塊 1 調用乘法器 3 1流水線乘法累加器設計 3 1 2電路結構與工作原理 圖3 3選擇LPM宏功能模塊 1 調用乘法器 3 1流水線乘法累加器設計 3 1 2電路結構與工作原理 圖3 4設置乘法器參數(shù) 1 調用乘法器 4 1流水線乘法累加器設計 4 1 2電路結構與工作原理 圖3 5設置乘法器結構類型 1 調用乘法器 4 1流水線乘法累加器設計 4 1 2電路結構與工作原理 圖3 6將LPM乘法器設置為流水線工作方式 1 調用乘法器 4 1流水線乘法累加器設計 4 1 2電路結構與工作原理 圖3 7設置LPM加法器類型 2 調用加法器和鎖存器 4 1流水線乘法累加器設計 4 1 2電路結構與工作原理 圖3 8選擇加法器數(shù)據(jù)輸入類型 2 調用加法器和鎖存器 4 1流水線乘法累加器設計 4 1 2電路結構與工作原理 圖3 9為加法器增加進位輸出 2 調用加法器和鎖存器 4 1流水線乘法累加器設計 4 1 2電路結構與工作原理 圖3 10為加法器增加流水線功能 2 調用加法器和鎖存器 4 1流水線乘法累加器設計 4 1 2電路結構與工作原理 圖3 11為LPM寄存器選擇D觸發(fā)器類型 2 調用加法器和鎖存器 4 1流水線乘法累加器設計 4 1 3電路時序仿真與測試 圖3 12基于邏輯宏單元的設計報告 4 1流水線乘法累加器設計 4 1 3電路時序仿真與測試 圖3 13基于專用嵌入式乘法器模塊的設計報告 4 1流水線乘法累加器設計 4 1 3電路時序仿真與測試 圖3 14基于邏輯宏單元的流水線乘法累加器時序分析報告 4 1流水線乘法累加器設計 4 1 3電路時序仿真與測試 圖3 15基于專用嵌入式乘法器模塊的流水線乘法累加器時序分析報告 4 1流水線乘法累加器設計 4 1 3電路時序仿真與測試 圖3 16MULTADD工程仿真波形 4 2邏輯數(shù)據(jù)采樣電路設計 圖3 17邏輯數(shù)據(jù)采樣電路頂層設計 3 2邏輯數(shù)據(jù)采樣電路設計 圖3 18調用LPMRAM宏功能模塊 4 2邏輯數(shù)據(jù)采樣電路設計 圖3 19LPMRAM參數(shù)設置 4 2邏輯數(shù)據(jù)采樣電路設計 圖3 20增加時鐘使能控制 4 2邏輯數(shù)據(jù)采樣電路設計 圖3 21允許在系統(tǒng)存儲器內(nèi)容編輯器能對此RAM編輯 4 2邏輯數(shù)據(jù)采樣電路設計 圖3 22調用LPM計數(shù)器 4 2邏輯數(shù)據(jù)采樣電路設計 圖3 23設置為加法計數(shù)器 4 2邏輯數(shù)據(jù)采樣電路設計 圖3 24設置為二進制計數(shù)器 4 2邏輯數(shù)據(jù)采樣電路設計 圖3 25增加異步清0控制 4 2邏輯數(shù)據(jù)采樣電路設計 圖3 26鍵入默認參數(shù) 4 2邏輯數(shù)據(jù)采樣電路設計 圖3 27加入默認參數(shù) 4 2邏輯數(shù)據(jù)采樣電路設計 圖3 28邏輯數(shù)據(jù)采樣電路時序仿真波形 4 3在系統(tǒng)存儲器數(shù)據(jù)讀寫編輯器應用 圖3 29引腳鎖定 1 鎖定引腳 4 3在系統(tǒng)存儲器數(shù)據(jù)讀寫編輯器應用 圖3 30In SystemMemoryContentEditor編輯窗中硬件通信口設置 2 打開在系統(tǒng)存儲單元編輯窗 4 3在系統(tǒng)存儲器數(shù)據(jù)讀寫編輯器應用 圖3 31In SystemMemoryContentEditor掃描FPGA結果 2 打開在系統(tǒng)存儲單元編輯窗 4 3在系統(tǒng)存儲器數(shù)據(jù)讀寫編輯器應用 圖3 32In SystemMemoryContentEditor上載FPGA中RAM數(shù)據(jù) 3 讀取RAM中的數(shù)據(jù) 4 3在系統(tǒng)存儲器數(shù)據(jù)讀寫編輯器應用 圖3 33利用In SystemMemoryContentEditor讀取LPM RAM中數(shù)據(jù) 3 讀取RAM中的數(shù)據(jù) 4 3在系統(tǒng)存儲器數(shù)據(jù)讀寫編輯器應用 圖3 34利用In SystemMemoryContentEditor向LPM RAM下載數(shù)據(jù)文件 4 編輯下載RAM中的數(shù)據(jù) 5 輸入輸出數(shù)據(jù)文件 4 4簡易正弦信號發(fā)生器設計 圖3 35正弦信號發(fā)生器結構框圖 4 4 1工作原理 4 4簡易正弦信號發(fā)生器設計 4 4 2定制初始化數(shù)據(jù)文件 1 建立 mif格式文件 例3 1 WIDTH 8 DEPTH 64 ADDRESS RADIX HEX DATA RADIX HEX CONTENTBEGIN0 FF 1 FE 2 FC 3 F9 4 F5 數(shù)據(jù)略去 3D FC 3E FE 3F FF END 4 4簡易正弦信號發(fā)生器設計 4 4 2定制初始化數(shù)據(jù)文件 1 建立 mif格式文件 例3 2 include include math h main inti floats for i 0 isin rom mif 4 4簡易正弦信號發(fā)生器設計 圖3 36將波形數(shù)據(jù)填入mif文件表中 4 4 2定制初始化數(shù)據(jù)文件 2 建立 hex格式文件 4 4簡易正弦信號發(fā)生器設計 圖3 37ASM格式建hex文件 4 4 2定制初始化數(shù)據(jù)文件 2 建立 hex格式文件 4 4簡易正弦信號發(fā)生器設計 圖3 38sdata hex文件的放置路徑 4 4 2定制初始化數(shù)據(jù)文件 2 建立 hex格式文件 4 4簡易正弦信號發(fā)生器設計 圖3 39簡易正弦信號發(fā)生器頂層電路設計 4 4 3定制LPM元件 3 4簡易正弦信號發(fā)生器設計 圖3 40選擇data rom模塊數(shù)據(jù)線和地址線寬度 3 4 3定制LPM元件 3 4簡易正弦信號發(fā)生器設計 圖3 41調入ROM初始化數(shù)據(jù)文件并選擇在系統(tǒng)讀寫功能 3 4 3定制LPM元件 4 4簡易正弦信號發(fā)生器設計 圖3 42修改初始化數(shù)據(jù)文件路徑 4 4 3定制LPM元件 4 4簡易正弦信號發(fā)生器設計 圖3 43設定為加法計數(shù)器 4 4 3定制LPM元件 4 4簡易正弦信號發(fā)生器設計 圖3 44當前工程仿真波形輸出 4 4 4完成頂層設計 4 4簡易正弦信號發(fā)生器設計 圖3 45利用In SystemMemoryContentEditor讀取LPM ROM中數(shù)據(jù) 4 4 4完成頂層設計 4 5嵌入式邏輯分析儀使用方法 圖3 46SignalTapII編輯窗 4 5 1SignalTapII一般使用方法和實例 1 打開SignalTapII編輯窗 4 5嵌入式邏輯分析儀使用方法 圖3 47選擇需要測試的信號 4 5 1SignalTapII一般使用方法和實例 2 調入待測信號窗 3 5嵌入式邏輯分析儀使用方法 圖3 48設置SignalTapII工作參數(shù) 3 5 1SignalTapII一般使用方法和實例 2 調入待測信號窗 3 5嵌入式邏輯分析儀使用方法 圖3 49設置SignalTapII的觸發(fā)信號和觸發(fā)方式 3 5 1SignalTapII一般使用方法和實例 3 SignalTapII參數(shù)設置 4 5嵌入式邏輯分析儀使用方法 圖3 50SignalTapII文件存盤 4 5 1SignalTapII一般使用方法和實例 4 文件存盤 3 5嵌入式邏輯分析儀使用方法 圖3 51設置全程編譯中加入SignalTapII核文件 3 5 1SignalTapII一般使用方法和實例 4 文件存盤 4 5嵌入式邏輯分析儀使用方法 圖3 52下載含有SignalTapII的 sof文件并啟動SignalTapII 4 5 1SignalTapII一般使用方法和實例 5 編譯下載 6 啟動SignalTapII進行采樣與分析 3 5嵌入式邏輯分析儀使用方法 圖3 53設置SignalTapII窗口中波形數(shù)據(jù)顯示方式 3 5 1SignalTapII一般使用方法和實例 5 編譯下載 6 啟動SignalTapII進行采樣與分析 4 5嵌入式邏輯分析儀使用方法 圖3 54SignalTapII嵌入式邏輯分析儀獲得的波形 4 5 1SignalTapII一般使用方法和實例 6 啟動SignalTapII進行采樣與分析 4 5嵌入式邏輯分析儀使用方法 圖3 55利用In SystemMemoryContentEditor修改LPM ROM中數(shù)據(jù)后SignalTapII測得的波形 4 5 1SignalTapII一般使用方法和實例 6 啟動SignalTapII進行采樣與分析 4 5嵌入式邏輯分析儀使用方法 圖3 56選擇高級觸發(fā)條件 4 5 2編輯SignalTapII的觸發(fā)信號 4 5嵌入式邏輯分析儀使用方法 圖3 57進入 觸發(fā)條件函數(shù)編輯 窗口 4 5 2編輯SignalTapII的觸發(fā)信號 4 5嵌入式邏輯分析儀使用方法 圖3 58編輯觸發(fā)函數(shù) 4 5 2編輯SignalTapII的觸發(fā)信號 4 6FIFO模塊定制 圖3 59FIFO編輯窗 4 6FIFO模塊定制 圖3 60FIFO的仿真波形 4 7嵌入式鎖相環(huán)ALTPLL調用 圖3 61選擇輸入?yún)⒖紩r鐘為20MHz 4 7 1建立嵌入式鎖相環(huán)元件 4 7嵌入式鎖相環(huán)ALTPLL調用 圖3 62選擇控制信號 4 7 1建立嵌入式鎖相環(huán)元件 4 7嵌入式鎖相環(huán)ALTPLL調用 圖3 63選擇e0的輸出頻率為200MHz 4 7 1建立嵌入式鎖相環(huán)元件 4 7嵌入式鎖相環(huán)ALTPLL調用 圖3 64ALTPLL元件的仿真波形 4 7 2測試鎖相環(huán) 4 7嵌入式鎖相環(huán)ALTPLL調用 圖3 65增加了鎖相環(huán)的電路 4 7 2測試鎖相環(huán) 4 8優(yōu)化設計 圖3 66未使用流水線 4 8 1流水線設計 4 8優(yōu)化設計 圖3 67使用流水線 4 8 1流水線設計 4 8優(yōu)化設計 圖3 68流水線工作圖示 4 8 1流水線設計 4 8優(yōu)化設計 圖3 69不合理的結構 4 8 2寄存器平衡技術 4 8優(yōu)化設計 圖3 70寄存器平衡結構 4 8 2寄存器平衡技術 4 9時序設置與分析 圖3 71全編譯前時序條件設置 設置時鐘信號CLK不低于130MHz 4 9 1時序約束設置 4 9時序設置與分析 圖3 72由TimingWizard窗口設置時序條件 4 9 1時序約束設置 4 9時序設置與分析 圖3 73時序分析報告窗 4 9 2查看時序分析結果 習習題 4 1 歸納利用QuartusII進行原理圖輸入設計的流程 從電路編輯輸入一直到SignalTapII測試 4 2 如何為設計中的SignalTapII加入獨立采樣時鐘 4 3 參考QuartusII的Help 詳細說明Assignments菜單中Settings對話框的功能 1 說明其中的TimingRequirements Qptions的功能 使用方法和檢測途徑 2 說明其中的CompilationProcess的功能和使用方法 3 說明Analysis SynthesisSetting的功能和使用方法 以及其中的SynthesisNetlistOptimization的功能和使用方法 4 說明FitterSettings中的DesignAssistant和Simulator功能 舉例說明它們的使用方法 4 4 概述Assignments菜單中AssignmentEditor的功能 舉例說明 習題 4 5 LPM ROM LPM RAM LPM FIFO等模塊與FPGA中嵌入的EAB等模塊有怎樣的聯(lián)系 4 6 參考QuartusII的Help Contents 詳細說明LPM元件altcam altsyncram lpm fifo lpm shiftreg的使用方法 以及其中各參量的含義和設置方法 4 7 試歸納QuartusII的In SystemMemoryContentEditor有那些用途 如果要設計一CPU 如何為它配置含有匯編程序代碼的ROM 文件 4 8 試說明 為什么對組合電路加入了流水線結構后 總延時不但沒有減少 反而有所增加的情況下 數(shù)據(jù)的處理速度卻能大幅提高 4 9 應用流水線結構 為什么要進行寄存器平衡 實驗與實踐 4 1 流水線乘法累加器設計 4 2 簡易邏輯分析儀設計 4 3 簡易正弦信號發(fā)生器設計 實驗與實踐 4 4 8位16進制頻率計設計 圖3 74頻率計電路框圖 實驗與實踐 4 5 利用LPM ROM設計乘法器 例4 3 WIDTH 8 DEPTH 256 ADDRESS RADIX HEX DATA RADIX HEX CONTENTBEGIN00 00 01 00 02 00 03 00 04 00 05 00 06 00 07 00 08 00 09 00 10 00 11 01 12 02 13 03 14 04 15 05 16 06 17 07 18 08 19 09 20 00 21 02 22 04 23 06 24 08 25 10 26 12 27 14 28 16 29 18 30 00 31 03 32 06 33 09 34 12 35 15 36 18 37 21 38 24 39 27 40 00 41 04 42 08 43 12 44 16 45 20 46 24 47 28 48 32 49 36 50 00 51 05 52 10 53 15 54 20 55 25 56 30 57 35 58 40 59 45 60 00 61 06 62 12 63 18 64 24 65 30 66 36 67 42 68 48 69 54 70 00 71 07 72 14 73 21 74 28 75 35 76 42 77 49 78 56 79 63 80 00 81 08 82 16 83 24 84 32 85 40 86 48 87 56 88 64 89 72 90 00 91 09 92 18 93 27 94 36 95 45 96 54 97 63 98 72 99 81 END 實驗與實踐 4 6簡易存儲示波器設計 圖3 75簡易存儲示波器電路圖 實驗與實踐 4 7LPM FIFO實驗 圖3 76lpm fifo的實驗結構圖 實驗與實踐 4 7LPM FIFO實驗 圖3 77lpm fifo的仿真波形圖