實驗2算術邏輯運算實驗.ppt

《實驗2算術邏輯運算實驗.ppt》由會員分享，可在線閱讀，更多相關《實驗2算術邏輯運算實驗.ppt（8頁珍藏版）》請在裝配圖網(wǎng)上搜索。

控制信號發(fā)生單元 W RUNIT T1 T4為時序信號輸入端 它們和實驗單元中相應的時序信號控制端全部相連可接STATEUNIT中的KK2來產生單脈沖也可以接STATEUNIT中的TS1 TS4 加上時序控制電路產生自動脈沖信號 運算器單元 ALUUNIT 兩片74LS181構成并 串型8位ALUALU輸出通過三態(tài)門74LS245控制 將數(shù)據(jù)送到AUJ3 控制信號為ALU BUS 低電平有效 8位寄存器DR1 DR2 74LS373 作為暫存工作寄存器 LDDR1 LDDR2高電平有效 將總線的數(shù)據(jù)暫存 T4為脈沖信號 S0 S4以及M Cn控制ALU的運算 參見 計算機組成原理 P49 實驗目的 了解運算器的組成結構掌握運算器的工作原理掌握簡單運算器的數(shù)據(jù)傳輸通路驗證運算功能發(fā)生器74LS181的組合功能實驗設備 TDN CM 教學實驗系統(tǒng)一套 運算器單元電路圖 兩片74LS181構成并 串型8位ALU ALU輸出通過三態(tài)門74LS245控制 將數(shù)據(jù)送到AUJ3 8位寄存器DR1 DR2 74LS373 作為暫存工作寄存器 實驗原理 運算器單元電路圖運算器的兩個數(shù)據(jù)輸入端由兩個數(shù)據(jù)暫存器DR1 DR2來鎖存數(shù)據(jù) 輸入時 鎖存器的控制端LDDR1和LDDR2為高電平 當T4脈沖到來時 總線上的數(shù)據(jù)就被鎖存進DR1和DR2 數(shù)據(jù)輸入 輸入開關經過一個三態(tài)門 74LS245 和內總線相連 該三態(tài)門的控制信號SW B取低電平時 開關上的數(shù)據(jù)通過三態(tài)門而送入內總線 數(shù)據(jù)輸出 若要將運算結果輸出到總線 將三態(tài)門74LS245的控制端ALU B置低電平 否則輸出高阻態(tài) 總線數(shù)據(jù)顯示燈 BUSUNIT 與內總線相連 顯示內總線上的數(shù)據(jù) 脈沖信號 實驗電路中所有的時序信號均已連至 W RUNIT 單元中的相應時序信號引出端 只需將 W RUNIT 單元中的T4接至 STATEUNIT 單元中的微動開關KK2的輸出端 按動KK2 就可獲得實驗所需的單脈沖 接線圖 實驗內容 向DR1和DR2存入數(shù)據(jù)顯示DR1和DR2寄存器內容將輸入的數(shù)據(jù)進行各種算術及邏輯運算 表格 DR1 DR2 S3 S2 S1 S0 M Cn F 以上需要撥動哪些開關 每個開關各起什么作用 實驗報告思考題 顯示DR1和DR2寄存器內容的原理是否可以同時打開SW B和ALU B 為什么 如何控制運算器使其進行運算 都有哪些信號 每個信號必須滿足什么條件