數(shù)字電路復(fù)習(xí)要點(diǎn)-07自控信工.ppt

《數(shù)字電路復(fù)習(xí)要點(diǎn)-07自控信工.ppt》由會(huì)員分享，可在線閱讀，更多相關(guān)《數(shù)字電路復(fù)習(xí)要點(diǎn)-07自控信工.ppt（39頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1,復(fù)習(xí)要點(diǎn) 一、數(shù)字邏輯概論,1、數(shù)制：二進(jìn)制、十進(jìn)制、十六進(jìn)制、八進(jìn)制及相互轉(zhuǎn)換。,3、二進(jìn)制代碼：二進(jìn)制碼、二～十進(jìn)制碼（BCD碼）——注意有六個(gè)無(wú)關(guān)項(xiàng)、,※,2、二進(jìn)制數(shù)的算術(shù)運(yùn)算： 原碼、反碼、補(bǔ)碼； 帶符號(hào)的二進(jìn)制數(shù)的減法運(yùn)算,2,及常用復(fù)合邏輯運(yùn)算：與非、或非、與或非、同或、異或。,——符號(hào)、邏輯功能,4、三種基本邏輯運(yùn)算：與、或、非；,※,3,二、邏輯代數(shù),1、邏輯代數(shù)的基本定律和恒等式,3、邏輯函數(shù)的代數(shù)化簡(jiǎn)法：(最簡(jiǎn)與或式) (1)并項(xiàng)法 (2)吸收法 (3)消去法 (4)配項(xiàng)法,2、邏輯代數(shù)的運(yùn)算規(guī)則： (1)代入規(guī)則: (2)反演規(guī)則: (3)對(duì)偶規(guī)則:,4,4、邏輯函數(shù)的最小項(xiàng)（定義、性質(zhì)）、最小項(xiàng)表達(dá)式（標(biāo)準(zhǔn)與或式）——唯一。,5、卡諾圖化簡(jiǎn)法（注意無(wú)關(guān)項(xiàng)的處理）,6、邏輯函數(shù)的表示方法：真值表、邏輯圖、邏輯表達(dá)式、卡諾圖、波形圖及相互轉(zhuǎn)換。,※,最簡(jiǎn)與或式不唯一,5,三、邏輯門電路,(1)OC門(OD門) ：外接上拉電阻 （能線與！）,1、典型邏輯門電路的符號(hào)、功能；,※,2、幾個(gè)特殊的邏輯門電路：符號(hào)、功能；,6,(3)CMOS傳輸門：符號(hào)、功能、控制端的作用。,(2)三態(tài)門（TSL門）：控制端的作用。 （能線與！）,※,7,TTL與非門的 開(kāi)門電阻：Ron=2.5k；關(guān)門電阻: Roff=0.7k,CMOS門輸入端經(jīng)電阻接地， 均等效于接低電平！,輸入端接電阻的情況。,3、TTL門多余輸入端的處理：原則,輸入端懸空相當(dāng)于接高電平。,與門、與非門的多余輸入端的處理：,或門、或非門的多余輸入端的處理：,不同,一般接10K 以上的電阻,※,8,※ 四、組合邏輯電路,2、典型組合邏輯器件： 代碼轉(zhuǎn)換電路、編碼器(優(yōu)先編碼器)、譯碼器(全譯碼器、BCD碼譯碼器、七段碼譯碼器)、數(shù)據(jù)選擇器、數(shù)據(jù)分配器、數(shù)值比較器、算術(shù)運(yùn)算電路——加法器(超前進(jìn)位的概念)、減法器。,3、組合邏輯電路的分析方法：,（1）由門電路組成：逐級(jí)寫出邏輯式→化簡(jiǎn)→列真值表→分析、描述邏輯功能。,（2）由集成器件組成：從功能表分析。,※,1、組合邏輯電路的基本概念,9,4、組合邏輯電路的設(shè)計(jì)方法：,（1）SSI設(shè)計(jì)方法： 用門電路、小規(guī)模邏輯電路實(shí)現(xiàn)。,（2）MSI設(shè)計(jì)方法： 用中規(guī)模邏輯器件實(shí)現(xiàn)。,※,② 用3/8譯碼器作數(shù)據(jù)分配器,① 用全譯碼器實(shí)現(xiàn)組合邏輯函數(shù),注意：用一個(gè)138芯片可以實(shí)現(xiàn)多個(gè)組合邏輯函 數(shù)。但需要外加門電路。,10,③ 用2n選1數(shù)據(jù)選擇器實(shí)現(xiàn)變量數(shù)≤n的任何組合邏輯函數(shù)（P111 例4.5.5—4.5.7）講。,※,5、組合邏輯電路的競(jìng)爭(zhēng)與冒險(xiǎn)： 產(chǎn)生的原因、影響、消除的方法。,注意： 與74138的不同點(diǎn)。一個(gè)芯片只能組成一個(gè)組合電路，但不需要外加電路。 （P111 例4.5.5—4.5.7）P121例4.5.8--- --4.5.12。 講,11,P134 4.2.1 4.2.4,P136 4.3.1,P138 4.5.5 4.5.6 4.5.7,兩個(gè)3-8譯碼器如何組成4-16譯碼器作業(yè)：,包含實(shí)驗(yàn)二、三中規(guī)模集成電路的設(shè)計(jì) 比如利用74HC138、153、151的設(shè)計(jì) P119--123,12,(1)基本SR鎖存器,符號(hào)、邏輯功能（真值表）、約束條件、波形圖,五、觸發(fā)器,1、鎖存器：,13,(2)邏輯門控鎖存器,邏輯門控SR鎖存器,邏輯門控D鎖存器,符號(hào)、邏輯功能（真值表）、約束條件、波形圖,注意：鎖存器與觸發(fā)器的區(qū)別！ 輸入端和使能端的有效電平 （有無(wú)小圓圈）；,※,14,符號(hào)、邏輯功能（真值表、特性方程）、波形圖。,注意： a. 輸入端的有效電平（有無(wú)小圓圈和非號(hào)）； b.CP脈沖觸發(fā)沿（有無(wú)小圓圈和非號(hào)）； c. 邊沿觸發(fā)器的符號(hào)。,※,2、觸發(fā)器：,15,T 觸發(fā)器,符號(hào)、邏輯功能（真值表、特性方程）、波形圖。,注意： a. T觸發(fā)器的分頻功能； b.JK觸發(fā)器和D觸發(fā)器如何構(gòu)成T觸發(fā)器； c. JK觸發(fā)器與D觸發(fā)器之間的功能轉(zhuǎn)換,16,注意鎖存器與觸發(fā)器的區(qū)別！作業(yè)：,P163 5.2.4，,P164 5.4.1， 5.4.2， 5.4.3,P165 5.4.9,17,※ 六、時(shí)序邏輯電路,1、時(shí)序邏輯電路的基本概念 [同步/異步],2、時(shí)序邏輯電路的分析方法 （由觸發(fā)器構(gòu)成，只要求同步電路）,a.寫出觸發(fā)器的激勵(lì)方程和電路的輸出方程,b.將激勵(lì)方程代入特性方程求狀態(tài)方程；,c.對(duì)應(yīng)各種現(xiàn)態(tài)求次態(tài);,d.列狀態(tài)表、狀態(tài)圖；,e.分析、描述邏輯功能、畫波形圖。,※,18,a.畫原始狀態(tài)圖→化簡(jiǎn)→得最簡(jiǎn)狀態(tài)圖；,b.狀態(tài)賦值，確定觸發(fā)器的類型和個(gè)數(shù)；,3、時(shí)序邏輯電路的設(shè)計(jì)方法,c.列狀態(tài)表和驅(qū)動(dòng)表,d.求輸出方程和觸發(fā)器的驅(qū)動(dòng)方程；,e.畫邏輯圖和波形圖，檢驗(yàn)?zāi)芊褡詥?dòng)。,（由觸發(fā)器構(gòu)成，只要求同步電路）,4、典型時(shí)序邏輯電路,(1)寄存器：,※,19,※,※集成芯片74161： 控制信號(hào)的功能，異步清0，同步置數(shù),,(2)計(jì)數(shù)器和分頻器 （同步、異步、二進(jìn)制、非二進(jìn)制）,①由觸發(fā)器構(gòu)成：會(huì)分析。,20,※,②集成計(jì)數(shù)器（會(huì)看功能表、會(huì)用） 構(gòu)成任意進(jìn)制計(jì)數(shù)器、分頻器 ——分析、設(shè)計(jì),a.反饋清0法（異步）：,b.反饋置數(shù)法（同步、異步）：,注意：要求掌握置全0和反饋信號(hào)從進(jìn)位端引出兩種情況。,,21,注意：,清0信號(hào)（Rd）、置數(shù)信號(hào)（LD）：什么電平有效，看功能表或看示意圖有無(wú)小圓圈或非號(hào)。,※主要芯片：74161（同步4位二進(jìn)制計(jì)數(shù)器）∨ 74LS290（異步2/5 十進(jìn)制計(jì)數(shù)器）,,,※,22,※,特別提醒： 注意組合電路與時(shí)序電路畫波形圖的區(qū)別！,組合電路的輸出狀態(tài)只與輸入有關(guān)，而時(shí)序電路中觸發(fā)器的狀態(tài)是在CP脈沖有效沿來(lái)到時(shí)才發(fā)生改變。但輸出電路若為組合電路，則與前者相同。,邏輯示意圖,23,,作業(yè)：,P214 6.2.1 6.2.4 6.4.11 6.4.12 6.4.13 6.4.14,7.半導(dǎo)體存儲(chǔ)器和可編程器件 只考概念,※,24,八、脈沖波形的產(chǎn)生和變換： 555定時(shí)器的應(yīng)用(構(gòu)成下述三種電路),（包括方波發(fā)生器、單穩(wěn)態(tài)觸發(fā)器 ；施密特觸發(fā)器）：,（1）識(shí)別電路類型，分析邏輯功能；畫波形P240-245,（3）求：振蕩頻率f或周期T、輸出脈寬tW、上、下 閾值電平和回差ΔVT。,（2）定性畫波形圖(輸入、輸出波形和電容上的波形)。,注意：,復(fù)位端（4腳）、控制端（5腳）的功能和應(yīng)用,（見(jiàn)課后習(xí)題！）,※,25,要求掌握,P.243 圖.7.5.2 7.5.3 7.5.4,7.5.5. 7.5.6 7.5.7 (均只定性畫出波形圖),,要求：認(rèn)識(shí)電路類型，簡(jiǎn)述工作原理，求振蕩頻率或輸出脈寬等參數(shù)，并定性畫出波形圖。,9.數(shù)模與模數(shù)轉(zhuǎn)換器 只考幾個(gè)基本概念,※,26,復(fù)習(xí),一．?dāng)?shù)碼轉(zhuǎn)換： 1.（99.25）10=（ ）2 = ( ) 8 = ( ) 16 2.(11101001.01)2= ( )16=（ ）10 二．用公式法化簡(jiǎn)下列式為最簡(jiǎn)與或式：,.,27,復(fù)習(xí),三.設(shè)計(jì)一個(gè)三輸入的多數(shù)表決電路，兩個(gè)或兩個(gè)以上輸入為1時(shí)，輸出為1，否則輸出為零。 四. 用卡諾圖化簡(jiǎn),,,,,1．,,,28,復(fù)習(xí),五.試用一片3線-8線74HC138和與非門實(shí)現(xiàn)如下邏輯函數(shù)。,,29,復(fù)習(xí)：門電路、觸發(fā)器波形圖；由表達(dá)式畫邏輯電路圖；同步時(shí)序電路分析（舉例）,74HC151、74HC153、74HCT161的應(yīng)用,各章重要基本概念畫一畫。,30,復(fù)習(xí),六.填空 1、n個(gè)輸入端的二進(jìn)制譯碼器，共有 個(gè)輸出端。 2、在數(shù)字電路中一般采用正邏輯，即用 表示高電平。用 表示低電平。 3. 一個(gè)容量為2K8的RAM有 根地址線， 根數(shù)據(jù)線。 4．四個(gè)觸發(fā)器構(gòu)成的8421BCD碼計(jì)數(shù)器共有 個(gè)無(wú)效狀態(tài)。 5．四位二進(jìn)制加法計(jì)數(shù)器的初始狀態(tài)為1001，經(jīng)過(guò)100個(gè)CP時(shí)鐘脈沖之后的狀態(tài)為 。減法計(jì)數(shù)器呢？,31,,6．譯碼器屬于 電路，計(jì)數(shù)器屬于 _ 電路。 7、A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo)是 、 。 8.JK觸發(fā)器，若J=K，則可完成 觸發(fā)器的邏輯功能。,32,,9.求邏輯函數(shù) A．B； B.A； C.同或 ；D.異或 。 10.邏輯函數(shù)F=AB+CD的真值表中，F(xiàn)=1的個(gè)數(shù)有（ ）。 A．2； B.4；C.16； D.7 .； 11.只有暫穩(wěn)態(tài)的電路是（ ）。 A.多諧振蕩器; B.單穩(wěn)電路; C.施密特觸發(fā)器; D.定時(shí)器.( ) 12.TTL電路的開(kāi)門電阻及關(guān)門電阻各為( )及 ( ).,,33,,13.連續(xù)異或1985個(gè)1的結(jié)果是 A.0；B.1；C.不唯一；D.邏輯概念錯(cuò)誤 14.TTL電路輸入懸空相當(dāng)于（ ） 15.觸發(fā)器有（ ）穩(wěn)定狀態(tài)。 16.移位寄存器按移動(dòng)方向可分為（ ） （ ），( ). 17.時(shí)序邏輯電路一般有（ ）和（ ）組成。,34,,,,35,分析下圖所示電路，寫出它的激勵(lì)方程組，狀態(tài)方程組和輸出方程。,,,,36,,,37,,注意不同!,6.2.4,習(xí)題全解答案與此相同！,若是與非門，則,38,,39,,,,,,,,,除了時(shí)鐘脈沖沒(méi)有其它輸入,